本文關鍵詞：基于冗余共享的嵌入式SRAM的內(nèi)建自測試修復及失效分析

  更多相關文章： SoC 嵌入式SRAM存儲器 MBIST GSER IG-XL軟件 泰瑞達J750

【摘要】：如今,半導體集成技術已經(jīng)在最新的電子設備中得到廣泛的應用,其中,嵌入式存儲器在芯片中占有絕對地位。嵌入式存儲器占芯片的面積比例越來越大,而且對于芯片性能的影響也越來越突出,這成為芯片發(fā)展的一個顯著特點。然而,由于其結構密度大并且工藝復雜程度高,所以在晶圓測試過程中會發(fā)現(xiàn)很多芯片未通過測試,其主要原因就是芯片中的嵌入式存儲器發(fā)生了故障,從而導致整個晶圓的良率都比較低,此現(xiàn)象成為影響芯片良率的一個至關重要的因素。在測試中,測試成本也是一個關鍵的因素,減少測試成本的目的就是幫助降低芯片的生產(chǎn)成本。甚至在優(yōu)化的條件下,測試成本有時也能占到芯片總體成本的40%左右。為了改善整個晶圓的良率、提高嵌入式存儲器的可靠度以及控制嵌入式存儲器的測試成本,在測試過程中對存在故障的嵌入式存儲器進行有效的修復就顯得非常重要而且具有很大的市場應用價值,因此值得深入研究。首先,論文從SoC中嵌入式SRAM存儲器的測試發(fā)展歷程出發(fā),對可測性設計中的存儲器內(nèi)建自測試(MBIST)的電路結構和運行原理作了深入的研究。分析了嵌入式SRAM存儲器測試的三種方法的特點,重點研究了嵌入式SRAM存儲器的內(nèi)建自測試方法并且分析了嵌入式SRAM存儲器測試中常見的故障類型和測試算法。內(nèi)建自測試方法不僅很好的解決了嵌入式SRAM存儲器的測試問題,而且大大提高了測試效率,減少了測試時間和測試成本。在闡述嵌入式SRAM存儲器內(nèi)建自測試的基礎上,對于發(fā)現(xiàn)的故障,引入了傳統(tǒng)修復技術。針對于傳統(tǒng)修復技術耗費過多芯片面積的問題,提出了傳統(tǒng)修復技術的優(yōu)化方法,并且對于具體的優(yōu)化過程做了深入分析,重點探究了優(yōu)化后的全局冗余修復技術的基本結構以及實現(xiàn)過程。此外,我們在實際的ATE(自動測試機)測試平臺中搭建了整體的測試流程,測試程序經(jīng)過調(diào)試后,進行晶圓的在線測試。通過分析和總結測試結果可以發(fā)現(xiàn),經(jīng)過嵌入式SRAM存儲器的內(nèi)建自測試和冗余修復,將良率提高3%~4%,減少了芯片的損失,達到了預期的目標,同時也驗證了整個測試流程和解決方案的可行性以及正確性。最后,我們將測試程序進行了優(yōu)化,提出了三種測試程序的優(yōu)化方法。對于經(jīng)過內(nèi)建自測試和修復流程后仍然失效的芯片,在測試程序的最后我們增加了可以進行后續(xù)失效分析的測試流程。結果表明,整體測試流程和解決方案實現(xiàn)了晶圓良率的提高、測試時間的減少并且可以對嵌入式SRAM存儲器進行很好的失效分析,方法行之有效,為嵌入式存儲器的內(nèi)建自測試和全局冗余修復技術的發(fā)展提供了技術支撐,具有廣闊的應用前景。
【關鍵詞】：SoC 嵌入式SRAM存儲器 MBIST GSER IG-XL軟件 泰瑞達J750
【學位授予單位】：西安電子科技大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TP333
【目錄】：

• 摘要5-7
• ABSTRACT7-12
• 符號對照表12-13
• 縮略語對照表13-16
• 第一章 緒論16-24
• 1.1 選題意義以及應用背景16-18
• 1.1.1 存儲器的分類16-17
• 1.1.2 嵌入式存儲器的廣泛應用及其重要性17-18
• 1.2 半導體測試的簡介18-21
• 1.2.1 測試的重要性和經(jīng)濟性18-19
• 1.2.2 測試的設備簡介和測試方法19-21
• 1.3 研究內(nèi)容21-24
• 第二章 嵌入式SRAM存儲器的測試24-38
• 2.1 嵌入式SRAM存儲器的結構24-27
• 2.2 嵌入式SRAM存儲器的故障模型27-29
• 2.3 嵌入式SRAM的測試算法29-33
• 2.4 嵌入式SRAM存儲器的測試方法33-37
• 2.4.1 測試嵌入式存儲器的困難33-35
• 2.4.2 嵌入式微處理器訪問35-36
• 2.4.3 直接訪問嵌入式存儲器36
• 2.4.4 MBIST方法36-37
• 2.5 本章小結37-38
• 第三章 嵌入式SRAM存儲器的冗余修復結構38-50
• 3.1 存儲器冗余修復的基本概念和重要性38-41
• 3.1.1 存儲器量產(chǎn)增益計算工具(MPGC)39
• 3.1.2 局部冗余和全局冗余39-41
• 3.2 存儲器的全局冗余修復（GSER）的基本結構及原理41-49
• 3.2.1 全局冗余修復的基本結構41-44
• 3.2.2 全局冗余修復的基本原理44-49
• 3.3 本章小結49-50
• 第四章 基于J750平臺的測試程序及硬件測試板卡的開發(fā)50-72
• 4.1 J750測試平臺50-54
• 4.1.1 J750的硬件結構50-51
• 4.1.2 軟件平臺及程序結構51-54
• 4.2 嵌入式SRAM存儲器測試程序的開發(fā)54-63
• 4.2.1 設定測試條件54-56
• 4.2.2 生成測試向量56-57
• 4.2.3 MBIST和GSER測試流程概況57-58
• 4.2.4 J750程序中GSER測試流程的開發(fā)58-63
• 4.3 基于J750測試機臺的探針卡（Probe Card）開發(fā)63-70
• 4.3.1 探針卡（Probe Card）基本概念63-64
• 4.3.2 設計時常見的DIB錯誤[32]：64-67
• 4.3.3 探針卡（Probe Card）的設計67-70
• 4.4 本章小結70-72
• 第五章 測試結果分析及測試程序優(yōu)化72-80
• 5.1 嵌入式SRAM存儲器測試結果的分析72-74
• 5.2 具有MBIST和GSER結構的測試程序的優(yōu)化74-78
• 5.3 本章小結78-80
• 第六章 總結和展望80-82
• 參考文獻82-86
• 致謝86-88
• 作者簡介88-89

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 鄭文榮;王樹宗;朱華兵;;內(nèi)建自測試多特征混淆模型[J];海軍工程大學學報;2010年02期

2 陸思安,何樂年,沈海斌,嚴曉浪;嵌入式存儲器內(nèi)建自測試的原理及實現(xiàn)[J];固體電子學研究與進展;2004年02期

3 李杰,李銳,楊軍,凌明;基于部分掃描的低功耗內(nèi)建自測試[J];固體電子學研究與進展;2005年01期

4 邱航;;一種新的基于輸入相容的低功耗內(nèi)建自測試架構[J];淮陰師范學院學報(自然科學版);2008年04期

5 楊興;胡正偉;;組合電路內(nèi)建自測試技術的研究[J];電子質量;2008年12期

6 朱敏;楊春玲;周文;龐亮;;一種組合電路內(nèi)建自測試的改進方法[J];計算機測量與控制;2008年12期

7 嚴冰;解玉鳳;袁瑞;林殷茵;;一種高速增益單元存儲器的內(nèi)建自測試方案[J];固體電子學研究與進展;2012年02期

8 劉建都;嵌入式系統(tǒng)的在線自測試技術[J];微電子技術;2000年06期

9 彭成寒;徐拾義;;軟件內(nèi)建自測試中模板內(nèi)容的研究和實現(xiàn)[J];計算機應用研究;2006年10期

10 閆永志;王宏;楊志家;楊松;;一種新型內(nèi)建自測試重播種技術[J];小型微型計算機系統(tǒng);2007年10期

中國重要會議論文全文數(shù)據(jù)庫 前10條

1 朱彥卿;何怡剛;陽輝;劉美容;王璽;;一種高速ADC靜態(tài)參數(shù)的內(nèi)建自測試結構[A];第四屆中國測試學術會議論文集[C];2006年

2 楊懿;周瑞華;黃維康;;變長序列重復播種內(nèi)建自測試方案探討[A];第三屆中國測試學術會議論文集[C];2004年

3 檀彥卓;徐勇軍;韓銀和;李華偉;李曉維;;面向存儲器核的內(nèi)建自測試[A];第三屆中國測試學術會議論文集[C];2004年

4 田力;金敏;;一種提高多存儲單元內(nèi)建自測試效率的電路設計[A];第五屆中國測試學術會議論文集[C];2008年

5 王宗青;徐拾義;;基于軟件內(nèi)建自測試模板內(nèi)容的研究[A];第十屆全國容錯計算學術會議論文集[C];2003年

6 張玲;田澤;郭蒙;;復雜高性能SOC的封裝與測試[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術論壇論文集[C];2012年

7 馬琪;裘燕鋒;;片上SRAM內(nèi)建自測試的實現(xiàn)方法[A];第六屆中國測試學術會議論文集[C];2010年

8 鐘治平;徐拾義;;程序插裝技術在軟件內(nèi)建自測試中的應用[A];第十屆全國容錯計算學術會議論文集[C];2003年

9 崔偉;馮建華;;一種基于Loopback結構的RFIC內(nèi)建自測試方法[A];第十四屆全國容錯計算學術會議(CFTC'2011)論文集[C];2011年

10 周彬;葉以正;李兆麟;王志偉;;基于TRC重播種的二維測試數(shù)據(jù)壓縮[A];第五屆中國測試學術會議論文集[C];2008年

中國博士學位論文全文數(shù)據(jù)庫 前4條

1 朱敏;電子系統(tǒng)內(nèi)建自測試技術研究[D];哈爾濱工業(yè)大學;2010年

2 李揚;超大規(guī)模集成電路老化與內(nèi)建自測試研究[D];合肥工業(yè)大學;2013年

3 王義;集成電路低功耗內(nèi)建自測試技術的研究[D];貴州大學;2009年

4 李銳;低功耗內(nèi)建自測試設計方法研究[D];東南大學;2005年

中國碩士學位論文全文數(shù)據(jù)庫 前10條

1 郭明朝;基于March算法的SRAM內(nèi)建自測試設計與驗證[D];西安電子科技大學;2015年

2 龐理;基于冗余共享的嵌入式SRAM的內(nèi)建自測試修復及失效分析[D];西安電子科技大學;2015年

3 周文;數(shù)字電路內(nèi)建自測試方法的研究[D];哈爾濱工業(yè)大學;2008年

4 陳萍;數(shù)字電路的多種子內(nèi)建自測試及測試復用研究[D];華南師范大學;2005年

5 胡少飛;基于MT-6000系統(tǒng)級模擬與驗證的技術研究[D];長沙理工大學;2012年

6 程韜;基于多掃描電路的內(nèi)建自測試方法研究[D];哈爾濱工程大學;2009年

7 吳震霖;數(shù)據(jù)采集系統(tǒng)的內(nèi)建自測試技術研究[D];中北大學;2015年

8 李吉;確定性邏輯內(nèi)建自測試技術研究[D];中國科學院研究生院（計算技術研究所）;2005年

9 馬俊程;SATA內(nèi)建自測試的電路設計與實現(xiàn)[D];西安電子科技大學;2007年

10 程沁;嵌入式SRAM內(nèi)建自測試設計[D];西安電子科技大學;2008年

，

本文編號：1052993