本文關(guān)鍵詞：一種用于FPGA的可配置存儲器設(shè)計

  更多相關(guān)文章： 塊存儲器 現(xiàn)場可編程門陣列 可配置 存儲器 時序控制 配置電路

【摘要】：設(shè)計了一種用于FPGA中的同步、雙端口、容量為4kbit、可配置的存儲器模塊(Block RAM,BRAM)。BRAM以陣列形式內(nèi)嵌在FPGA內(nèi)部,是FPGA的主要模塊之一。該BRAM可實現(xiàn)1、2、4、8、16bit 5種不同的數(shù)據(jù)位寬,且具有數(shù)據(jù)初始化及回讀驗證的功能。本文分別對BRAM的邏輯層、配置層、布線層進行了描述,重點介紹了邏輯層中時序控制電路和配置層中配置電路的結(jié)構(gòu)和實現(xiàn)方法�；�0.18μm 5層金屬SOI CMOS工藝完成BRAM設(shè)計實現(xiàn),并對BRAM進行了仿真,功能仿真結(jié)果符合時序控制電路和配置電路的預(yù)期設(shè)計目標,性能仿真表明其工作頻率可達200 MHz。
【作者單位】： 中國科學院微電子研究所;
【關(guān)鍵詞】： 塊存儲器 現(xiàn)場可編程門陣列 可配置 存儲器 時序控制 配置電路
【分類號】：TN791;TP333
【正文快照】： 引言隨著半導體工藝技術(shù)的發(fā)展,晶體管的特征尺寸不斷縮減,FPGA中集成的IP核種類和數(shù)量不斷增加,使得FPGA的性能越來越強。FPGA主要由編程模塊(Programmable module,PGM)、可配置邏輯模塊(Configurable logic block,CLB)、輸入輸出模塊(Input output block,IOB)、數(shù)字時鐘管理

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前3條

1 王鵬;呂志剛;杜衛(wèi)東;;基于FPGA與ARM的多路時序控制系統(tǒng)設(shè)計與實現(xiàn)[J];計算機測量與控制;2012年06期

2 趙春雷;白連紅;徐澍;;基于CPLD的CCD時序控制設(shè)計[J];吉林建筑工程學院學報;2008年03期

3 ;[J];;年期

中國重要會議論文全文數(shù)據(jù)庫 前1條

1 殷勤;陳彬;周璧華;汪瑩;周許申;;基于CPLD技術(shù)的數(shù)字時序控制電路設(shè)計[A];2008中國儀器儀表與測控技術(shù)進展大會論文集（Ⅲ）[C];2008年

，

本文編號：1043702