本文關鍵詞：基于PCM的寫操作優(yōu)化策略研究與設計

  更多相關文章： 相變存儲器 PCM DRAM 3Stage-Write 寫操作 性能 壽命

【摘要】：隨著大數(shù)據(jù)、云計算的興起,計算機需要越來越大的內(nèi)存來支持大規(guī)模計算的需求。但是現(xiàn)有普遍采用的DRAM技術在發(fā)展到現(xiàn)在的22nm的程度后已經(jīng)遇到了瓶頸。DRAM的存儲密度難以再得到大的提升。單位體積下的DRAM容量的提升程度和大規(guī)模計算對內(nèi)存需求的增長程度之間存在的矛盾越來越突出。同時,大量DRAM的使用使得其能耗問題變得更為突出。據(jù)統(tǒng)計,DRAM的功耗可以占到整個服務器能耗的40%左右,其中DRAM為了保持數(shù)據(jù)進行刷新的靜態(tài)功耗可以占到DRAM功耗的40%以上。相變存儲器在讀寫速度、能耗及使用壽命上都優(yōu)于NAND Flash和機械硬盤。相變存儲器的讀寫速度已經(jīng)達到納秒級,與傳統(tǒng)的DRAM內(nèi)存速度相當,而且比DRAM內(nèi)存的空閑功耗更低、存儲密度更高、抗輻射干擾。尤其是,相變存儲器在斷電情況下依舊能長期保存數(shù)據(jù),能夠帶來更快的系統(tǒng)啟動時間。因此,具有較強可塑性的相變存儲器在未來10年內(nèi)很有可能成為替代DRAM的主存儲器。但PCM在擁有這些優(yōu)點的同時也存在著不可避免的缺點。PCM的每個單元的寫壽命只能達到108-1010這個級別,與DRAM可以進行1015次的寫壽命相距較大。其次PCM的讀寫速度不同,讀操作速度和DRAM相當,但寫操作速度明顯慢于DRAM。再者,PCM雖然靜態(tài)功耗可以忽略,但寫操作的功耗是要大于DRAM的。基于PCM優(yōu)點與缺點的并存,怎樣在盡可能的發(fā)揮其優(yōu)點的情況下規(guī)避自身缺點成為PCM研究的主要內(nèi)容之一。本文針對PCM壽命,PCM的性能發(fā)面記性了優(yōu)化,綜合Flip-N-Write策略以及2Stage-Write策略的優(yōu)點,提出了3 Stage-Write策略。3 Stage-Write策略3 Stage-Write策略在寫入操作進行之前會先進行一個比較,比較操作單元內(nèi)原先的數(shù)據(jù)和需要寫入的數(shù)據(jù)之間的差距,亦即海明距離。然后根據(jù)海明距離的大小決定寫入數(shù)據(jù)是否翻轉,從而使得需要翻轉的數(shù)據(jù)位數(shù)較少。比較操作之后是兩階段的寫操作過程。所有的new 0-bit將在寫0階段進行,隨后new 1-bit在寫1階段完成。實驗數(shù)據(jù)表明3 Stage-Write策略可以在更少的數(shù)據(jù)位翻轉的情況下實現(xiàn)相同的數(shù)據(jù)存儲工作,同2Stage-inv策略相比可以減少43.5%。同時3 Stage-Write策略的時間更短,相較于2Stage-inv策略可以減少16.6%。最后,寫操作耗費能量方面可以減少34.6%。
【關鍵詞】：相變存儲器 PCM DRAM 3Stage-Write 寫操作 性能 壽命
【學位授予單位】：山東大學
【學位級別】：碩士
【學位授予年份】：2015
【分類號】：TP333
【目錄】：

• 摘要8-10
• ABSTRACT10-12
• 第1章 緒論12-18
• 1.1 背景介紹12-13
• 1.2 研究現(xiàn)狀13-16
• 1.2.1 相變存儲器產(chǎn)品13-14
• 1.2.2 基于PCM的非易失性主存研究14-16
• 1.3 研究意義16-17
• 1.4 論文組織結構17-18
• 第2章 相關介紹18-23
• 2.1 相變存儲器的工作原理18-19
• 2.2 基于PCM的主存架構19-21
• 2.2.1 混合式主存中代碼/數(shù)據(jù)靜態(tài)分布20
• 2.2.2 混合式主存中動態(tài)內(nèi)存管理與優(yōu)化20-21
• 2.2.3 混合式主存控制器關鍵技術21
• 2.3 小結21-23
• 第3章 3Stage-Write策略23-36
• 3.1 PCM性能優(yōu)化策略介紹23-27
• 3.1.1 基于PCM自身特性的優(yōu)化23-24
• 3.1.2 通過寫操作的特性24-25
• 3.1.3 通過對寫入數(shù)據(jù)的重新編碼25-26
• 3.1.4 通過糾錯機制26-27
• 3.2 3Stage-Write策略主要思想27-29
• 3.3 算法介紹29-30
• 3.4 實例分析30-31
• 3.5 字長對翻轉位數(shù)的影響31-32
• 3.6 性能分析及對比32-33
• 3.7 硬件實現(xiàn)33-35
• 3.8 小結35-36
• 第4章 實驗數(shù)據(jù)36-42
• 4.1 實驗設置36-37
• 4.2 翻轉位數(shù)對比37-39
• 4.3 寫操作時間對比39-40
• 4.4 能量消耗對比40-41
• 4.5 小結41-42
• 第5章 總結與展望42-44
• 5.1 總結42-43
• 5.2 課題展望43-44
• 參考文獻44-49
• 致謝49-50
• 攻讀學位期間發(fā)表的主要學術論文50-51
• 附件51

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 BRIAN DIPERT;;清除不合格的存儲器[J];電子設計技術;2002年03期

2 ;存儲器市場發(fā)展趨勢[J];世界電子元器件;2003年11期

3 張健;CellularRAM存儲器:2.5G/3G終端的理想方案[J];電子設計應用;2003年10期

4 ;韓國開發(fā)出新一代超高速存儲器芯片[J];世界科技研究與發(fā)展;2004年02期

5 ;韓國開發(fā)出新一代超高速存儲器芯片[J];稀有金屬;2004年03期

6 ;我國首款自主知識產(chǎn)權相變存儲器芯片研制成功[J];發(fā)明與創(chuàng)新(綜合科技);2011年06期

7 竇振中;未來存儲器技術[J];電子產(chǎn)品世界;2000年02期

8 鄒益民;存儲器的兼容性設計[J];電子工藝技術;2001年03期

9 鄒益民;存儲器的兼容性設計[J];國外電子元器件;2001年04期

10 潘立陽;朱鈞;段志剛;伍冬;;快閃存儲器技術研究與進展[J];中國集成電路;2002年11期

中國重要會議論文全文數(shù)據(jù)庫 前5條

1 衛(wèi)寧;王劍峰;杜婕;周聰莉;郭旗;文林;;抗輻射加固封裝國產(chǎn)存儲器電子輻照試驗研究[A];第十屆全國抗輻射電子學與電磁脈沖學術年會論文集[C];2009年

2 胡勇;吳丹;沈森祖;石堅;;基于V93000測試系統(tǒng)的存儲器測試方法研究和實現(xiàn)[A];第五屆中國測試學術會議論文集[C];2008年

3 陳飛;羅運虎;周勇軍;李金猛;周濤;闞艷;;應用于飛機電路板修理的專用存儲器讀寫裝置的研制[A];面向航空試驗測試技術——2013年航空試驗測試技術峰會暨學術交流會論文集[C];2013年

4 吾勤之;許導進;王晨;劉剛;蔡小五;韓鄭生;;SRAM存儲器單粒子效應試驗研究[A];第十屆全國抗輻射電子學與電磁脈沖學術年會論文集[C];2009年

5 唐民;;超深亞微米SRAM和Flash存儲器的輻射效應[A];第十屆全國抗輻射電子學與電磁脈沖學術年會論文集[C];2009年

中國重要報紙全文數(shù)據(jù)庫 前10條

1 周東;朱一明：我拿輟學賭明天[N];中國高新技術產(chǎn)業(yè)導報;2006年

2 姜洋;恒憶進軍存儲器市場[N];中國計算機報;2008年

3 本報記者 郭濤;閃存之后,相變存儲器再受關注[N];中國計算機報;2011年

4 南京 沈永明;彩電存儲器讀寫器的制作和使用[N];電子報;2005年

5 莫大康;應用推動 存儲器重回上升軌道[N];中國電子報;2007年

6 記者 王春;上�！跋嘧兇鎯ζ鳌毖芯颗c國際前沿基本同步[N];科技日報;2011年

7 記者王俊鳴;64位存儲器在美問世[N];科技日報;2002年

8 蔡綺芝 DigiTimes;IBM Racetrack Memory將取代閃存[N];電子資訊時報;2007年

9 IDG電訊;“牛”氣沖天[N];計算機世界;2000年

10 記者 張錦芳;韓國高速芯片每秒可傳1萬本厚書[N];新華每日電訊;2004年

中國博士學位論文全文數(shù)據(jù)庫 前4條

1 吳丹;高效能計算型存儲器體系結構關鍵技術研究與實現(xiàn)[D];華中科技大學;2012年

2 范雪;一種新型反熔絲存儲器的研制及其抗輻射加固方法研究[D];電子科技大學;2011年

3 劉璐;高k柵堆棧電荷陷阱型MONOS存儲器的研究[D];華中科技大學;2013年

4 周嬌;相變存儲器按比例縮小研究[D];華中科技大學;2014年

中國碩士學位論文全文數(shù)據(jù)庫 前10條

1 李延彬;基于PCM的寫操作優(yōu)化策略研究與設計[D];山東大學;2015年

2 趙志剛;基于相變存儲器電流約束下片內(nèi)并行寫入操作研究[D];山東大學;2015年

3 趙志強;基于OpenRISC 1200的SoC系統(tǒng)搭建及LDPC整合驗證[D];電子科技大學;2015年

4 段志剛;嵌入式低壓低功耗新型快閃存儲器電路研究[D];清華大學;2004年

5 李家強;基于正交拉丁碼的存儲器抗多位翻轉設計[D];哈爾濱工業(yè)大學;2014年

6 沈菊;相變存儲器芯片電路設計與實現(xiàn)[D];中國科學院研究生院（上海微系統(tǒng)與信息技術研究所）;2008年

7 張佶;高密度阻變存儲器的設計[D];復旦大學;2010年

8 張顯敞;存儲器測試算法研究及應用實現(xiàn)[D];電子科技大學;2013年

9 馬文龍;阻變存儲器外圍電路設計[D];湖南大學;2014年

10 宋子凱;大規(guī)模存儲器的高速并行測試解決方案[D];上海交通大學;2007年

，

本文編號：1031388