本文關(guān)鍵詞：AXIe接口技術(shù)研究及實現(xiàn)

  更多相關(guān)文章： AXIe體系結(jié)構(gòu) 接口方案 PCI Express Arria IIGX Qsys

【摘要】：隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展，自動測試系統(tǒng)受到各國越來越多的重視。作為新一代自動測試系統(tǒng)體系結(jié)構(gòu)，，AXIe體系結(jié)構(gòu)在2009年由AXIe聯(lián)盟提出。AXIe體系結(jié)構(gòu)建立在AdvancedTCA基礎(chǔ)之上，并參考了LXI、PXI等現(xiàn)有總線技術(shù)。AXIe背板支持千兆以太網(wǎng)和PCI Express兩種接口通信方式，將LXI和PXI Express總線技術(shù)有效地融合在AXIe體系結(jié)構(gòu)之中。 本課題主要從機械特性、智能平臺管理系統(tǒng)、數(shù)據(jù)傳輸和軟件標(biāo)準(zhǔn)等幾方面對AXIe體系結(jié)構(gòu)進行了分析研究。在此基礎(chǔ)之上，本文提出了基于PCIExpress通信方式的AXIe接口技術(shù)方案，采用自帶PCI Express IP核的Arria IIGX系列FPGA實現(xiàn)接口通信，并根據(jù)AXIe1.0體系結(jié)構(gòu)標(biāo)準(zhǔn)要求完成區(qū)域1和區(qū)域2電源、智能平臺管理總線、本地總線、觸發(fā)總線、同步與定時接口以及交換接口信號的硬件設(shè)計。 為滿足接口設(shè)計方案的通用性和可重用性，采用基于Qsys的邏輯設(shè)計流程。根據(jù)實際需求完成AXIe接口子系統(tǒng)、DDR2存儲邏輯以及儀器功能邏輯，并根據(jù)不同的應(yīng)用情況，設(shè)計兩種DDR2存儲器邏輯，以滿足大量數(shù)據(jù)傳輸?shù)膽?yīng)用。使用LabWindows CVI完成上位機軟件的設(shè)計，并利用VISA完成儀器驅(qū)動程序開發(fā)。 為驗證接口設(shè)計方案的可行性，設(shè)計了基于AXIe接口方案的128路繼電器模塊，并搭建AXIe測試系統(tǒng)完成對AXIe接口的性能測試分析。測試結(jié)果表明，該模塊能夠成功實現(xiàn)PCI Express通信方式，并可正確工作在×1，×2和×4工作模式，模塊DDR2存儲器電路能夠?qū)崿F(xiàn)數(shù)據(jù)存儲功能，可以通過機箱背板的觸發(fā)總線和星形觸發(fā)實現(xiàn)對模塊的觸發(fā)控制。
【關(guān)鍵詞】：AXIe體系結(jié)構(gòu) 接口方案 PCI Express Arria IIGX Qsys
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2014
【分類號】：TP334.7
【目錄】：

• 摘要4-5
• Abstract5-8
• 第1章 緒論8-13
• 1.1 課題背景及研究的目的和意義8-9
• 1.2 AXIe 體系結(jié)構(gòu)發(fā)展現(xiàn)狀9-11
• 1.3 主要研究內(nèi)容11
• 1.4 本文結(jié)構(gòu)11-13
• 第2章 AXIe 體系結(jié)構(gòu)分析13-27
• 2.0. AXIe 體系結(jié)構(gòu)概述13-14
• 2.1 機械特性14-15
• 2.2 硬件平臺管理系統(tǒng)15-22
• 2.2.1 電子鍵控16-21
• 2.2.2 供電順序21-22
• 2.2.3 尋址機制22
• 2.3 數(shù)據(jù)傳輸22-26
• 2.3.1 基本接口22-24
• 2.3.2 交換接口24
• 2.3.3 本地總線24-25
• 2.3.4 觸發(fā)總線、定時與同步接口25-26
• 2.4 軟件標(biāo)準(zhǔn)26
• 2.5 本章小結(jié)26-27
• 第3章 硬件電路設(shè)計27-42
• 3.1 AXIe 接口設(shè)計方案27-30
• 3.1.1 PCI Express 通訊接口方案28-29
• 3.1.2 主控制器選型29-30
• 3.2 AXIe 接口硬件電路設(shè)計30-40
• 3.2.1 區(qū)域 1 信號接口電路31-33
• 3.2.2 區(qū)域 2 信號接口電路33-39
• 3.2.3 DDR2 存儲器電路硬件設(shè)計39-40
• 3.3 接口驗證電路硬件設(shè)計40-41
• 3.4 本章小結(jié)41-42
• 第4章 邏輯與軟件設(shè)計42-53
• 4.1 FPGA 邏輯設(shè)計42-51
• 4.1.1 AXIe 接口子系統(tǒng)邏輯44-49
• 4.1.2 DDR2 存儲器邏輯49-50
• 4.1.3 儀器功能邏輯50-51
• 4.2 軟件設(shè)計51-52
• 4.3 本章小結(jié)52-53
• 第5章 硬件測試及性能測試分析53-59
• 5.1 AXIe 測試平臺搭建53
• 5.2 PCI Express 鏈路通信測試53-55
• 5.3 DDR2 存儲器電路性能測試55-56
• 5.4 儀器功能電路性能測試56-58
• 5.5 本章小結(jié)58-59
• 結(jié)論59-60
• 參考文獻60-64
• 致謝64

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前3條

1 胥京宇;;Altera發(fā)布嵌入式計劃[J];世界電子元器件;2010年11期

2 安駿;;基于橋接芯片PEX8111的PCIE總線接口設(shè)計[J];科技資訊;2010年03期

3 秦云川 ,徐大專 ,李彤;測量儀器總線技術(shù)的發(fā)展與現(xiàn)狀[J];中國儀器儀表;2005年08期

本文編號：1016126