鍵合絲是芯片封裝中不可缺少的基礎(chǔ)材料,封裝技術(shù)的飛速發(fā)展提高了對(duì)鍵合絲技術(shù)規(guī)格的要求。金鍵合絲是高端封裝中的最佳選擇,但其價(jià)格較高。銅鍵合絲具有優(yōu)異導(dǎo)電、導(dǎo)熱和機(jī)械性能,并且價(jià)格低廉,是一種可能替代金鍵合絲的封裝材料。但銅鍵合絲在封裝和服役過(guò)程中容易氧化,從而導(dǎo)致其穩(wěn)定性不足,限制了其在半導(dǎo)體封裝的應(yīng)用范圍。采用合金化和表面改性的方法制備銅基復(fù)合鍵合絲是解決銅鍵合絲易氧化問(wèn)題的可行辦法。合金化需要大量的抗氧化金屬熔煉,大量貴金屬的加入顯著增加了銅基鍵合絲成本,表面抗氧化金屬改性銅基復(fù)合鍵合絲是一種有效的手段。銀具有優(yōu)異的抗氧化性能,表面改性銅銀復(fù)合鍵合絲是一種可行辦法。目前,工業(yè)上采用連續(xù)電鍍的方法制備銅基復(fù)合鍵合絲,設(shè)備控制精密,極大地提高了制備銅基復(fù)合鍵合絲的制備成本。本論文采用先電鍍,再拉拔的新方法制備鍵合絲產(chǎn)品,可以有效降低制備鍵合絲的成本。但銅基銀層形成機(jī)制和銅基銀鍍層協(xié)調(diào)變形機(jī)制決定了銅銀復(fù)合鍵合絲的性能,因此在本論文中采用銅板研究電鍍銀的規(guī)律及其與銅基協(xié)調(diào)變形行為。本文主要是探究鍍層的制備工藝以及其結(jié)構(gòu)對(duì)于鍍層性能的影響。先在銅板上探究鍍層的電鍍規(guī)律,隨后對(duì)鍍銀銅板進(jìn)行軋... 

【文章來(lái)源】：太原理工大學(xué)山西省 211工程院校

【文章頁(yè)數(shù)】：84 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 選題背景及意義
    1.2 鍵合絲發(fā)展應(yīng)用及其特性
        1.2.1 鍵合絲應(yīng)用概述
        1.2.2 鍵合銅絲特性
    1.3 復(fù)合鍵合絲改性研究進(jìn)展
        1.3.1 合金化改性鍵合絲
        1.3.2 表面鍍層改性銅鍵合絲
    1.4 銀的物化性質(zhì)以及無(wú)氰鍍銀體系
        1.4.1 銀的物化性質(zhì)
        1.4.2 無(wú)氰電鍍銀體系
    1.5 本課題研究的內(nèi)容及目的
第二章 實(shí)驗(yàn)材料與測(cè)試方法
    2.1 引言
    2.2 實(shí)驗(yàn)材料及設(shè)備儀器
    2.3 電鍍銀前置工藝
        2.3.1 鍍液配置及工藝流程
        2.3.2 預(yù)處理工藝
        2.3.3 純銅的電解拋光
    2.4 鍍層沉積速率及電流效率計(jì)算
        2.4.1 沉積速率測(cè)定
        2.4.2 電流效率計(jì)算
    2.5 鍍層結(jié)構(gòu)表征
        2.5.1 微觀表面形貌
        2.5.2 XRD織構(gòu)分析測(cè)試
    2.6 鍍層性能測(cè)試
        2.6.1 孔隙率測(cè)定
        2.6.2 軋制變形測(cè)試
        2.6.3 鍍層抗氧化能力測(cè)試
    2.7 技術(shù)路線
第三章 銅基煙酸電鍍銀研究
    3.1 引言
    3.2 陰陽(yáng)極面積比對(duì)鍍層形貌的影響
    3.3 恒電流密度對(duì)鍍層組織結(jié)構(gòu)和電鍍速率的影響
        3.3.1 恒電流密度對(duì)鍍層表面形貌的影響
        3.3.2 恒電流密度對(duì)鍍層孔隙率的影響
        3.3.3 恒電流密度對(duì)鍍層晶粒取向的影響
        3.3.4 恒電流密度對(duì)鍍層沉積速度以及電流效率的影響
    3.4 變電流密度對(duì)鍍層組織結(jié)構(gòu)和電鍍速率的影響
        3.4.1 變電流密度對(duì)鍍層表面形貌的影響
        3.4.2 變電流密度對(duì)鍍層孔隙率的影響
        3.4.3 變電流密度與鍍層晶粒取向的影響
        3.4.4 變電流密度與鍍層沉積速度和電流效率的關(guān)系
    3.5 電鍍時(shí)間對(duì)鍍層組織結(jié)構(gòu)和電鍍速率的影響
        3.5.1 電鍍時(shí)間對(duì)鍍層表面形貌的影響
        3.5.2 電鍍時(shí)間對(duì)鍍層孔隙率的影響
        3.5.3 電鍍時(shí)間與鍍層晶粒取向的影響
        3.5.4 電鍍時(shí)間與鍍層沉積速度和電流效率的關(guān)系
    3.6 施鍍溫度對(duì)鍍層組織結(jié)構(gòu)和電鍍速率的影響
        3.6.1 施鍍溫度對(duì)鍍層表面形貌的影響
        3.6.2 施鍍溫度對(duì)鍍層孔隙率的影響
        3.6.3 施鍍溫度對(duì)鍍層晶粒取向的影響
        3.6.4 施鍍溫度與鍍層沉積速度的關(guān)系
    3.7 本章小結(jié)
第四章 復(fù)合鍵合絲冷拔成形及性能研究
    4.1 引言
    4.2 銅基銀鍍層成形行為及其結(jié)構(gòu)表征
        4.2.1 軋制變形后鍍層表面形貌
        4.2.2 鍍層與軋制變形后孔隙率測(cè)定
        4.2.3 變形后鍍層晶粒取向分析
    4.3 銅銀復(fù)合鍵合絲組織表征及其性能
        4.3.1 銅銀復(fù)合鍵合絲表面形貌
        4.3.2 銅銀復(fù)合鍵合絲力學(xué)性能
        4.3.3 銅銀復(fù)合鍵合絲的抗氧化性能
    4.4 本章小結(jié)
第五章 結(jié)論
參考文獻(xiàn)
致謝
攻讀學(xué)位期間發(fā)表學(xué)術(shù)論文


【參考文獻(xiàn)】：
期刊論文
[1]焊接工藝的質(zhì)量分析和質(zhì)量控制[J]. 張浩,李?lèi)?ài)華,盧晶,李健.  現(xiàn)代經(jīng)濟(jì)信息. 2018(04)
[2]一種半導(dǎo)體探測(cè)器氣密性封裝結(jié)構(gòu)和工藝優(yōu)化[J]. 丁榮崢,馬國(guó)榮,張玲玲,邵康.  電子與封裝. 2017(12)
[3]銅及銀鍵合絲材料的研究進(jìn)展[J]. 鐘明君,黃福祥,阮海光,吳保安,唐會(huì)毅,羅維凡.  材料導(dǎo)報(bào). 2017(S2)
[4]不同組織高強(qiáng)耐蝕鋼筋在3.5%NaCl溶液中的腐蝕行為研究[J]. 潘紅波,周大元,章靜,閆軍,于同仁,郭湛,劉偉明,沈曉輝.  熱加工工藝. 2017(16)
[5]三菱電機(jī)CC-Link在電鍍生產(chǎn)線上的應(yīng)用[J]. 張濤禮.  自動(dòng)化博覽. 2016(06)
[6]鑄鐵件電鍍工藝要點(diǎn)淺析[J]. 王文忠.  電鍍與環(huán)保. 2015(06)
[7]一種無(wú)氰鍍金試劑的生產(chǎn)工藝及應(yīng)用[J]. 黃世盛,李國(guó)儀.  廣東化工. 2015(13)
[8]硅片超精密磨削減薄工藝基礎(chǔ)研究[J]. 高尚,康仁科.  機(jī)械工程學(xué)報(bào). 2015(07)
[9]貴金屬鍵合絲材料的研究進(jìn)展[J]. 陳永泰,謝明,王松,張吉明,楊有才,劉滿(mǎn)門(mén),王塞北,胡潔瓊,李?lèi)?ài)坤,魏寬.  貴金屬. 2014(03)
[10]無(wú)鎳槍色錫-鈷合金電鍍工藝[J]. 郭遠(yuǎn)凱,唐春保,賴(lài)?yán)?  材料保護(hù). 2012(10)

博士論文
[1]鍵合銅線性能及鍵合性能研究[D]. 曹軍.蘭州理工大學(xué) 2012
[2]基于DMH為配位劑的無(wú)氰電鍍銀工藝及電沉積行為研究[D]. 盧俊峰.哈爾濱工業(yè)大學(xué) 2007

碩士論文
[1]無(wú)氰鍍銀銅棒的制備工藝及拉拔[D]. 馬進(jìn)宇.太原理工大學(xué) 2018
[2]鋁合金電鍍錫層厚度控制方法及應(yīng)用研究[D]. 曾善海.蘇州大學(xué) 2016
[3]基于芯片引線鍵合的視覺(jué)定位技術(shù)設(shè)計(jì)與研究[D]. 田鋒.武漢工程大學(xué) 2016
[4]鍵合銅絲的穩(wěn)定性改進(jìn)[D]. 張?zhí)鹛?上海應(yīng)用技術(shù)學(xué)院 2016
[5]鍍鈀銅線的制作工藝及性能研究[D]. 孔亞南.蘭州理工大學(xué) 2013
[6]鑄鋁合金鍍銀工藝改進(jìn)[D]. 尹輝.西北大學(xué) 2012
[7]AZ91D鎂合金電鍍前處理工藝的研究[D]. 邢倩.遼寧師范大學(xué) 2011
[8]高性能鍵合銅絲的制備及其球鍵合工藝研究[D]. 胡立杰.蘭州理工大學(xué) 2009
[9]銅線鍵合在多印線IC封裝中的應(yīng)用研究[D]. 趙健.復(fù)旦大學(xué) 2009
[10]低介電常數(shù)工藝集成電路的封裝技術(shù)研究[D]. 趙軍毅.復(fù)旦大學(xué) 2009



本文編號(hào)：3572366