數(shù)字ADCP中央控制模塊的改進(jìn)研究
發(fā)布時(shí)間:2020-10-23 12:14
本課題是國(guó)家863項(xiàng)目海洋監(jiān)測(cè)技術(shù)主題“小型多參數(shù)海洋環(huán)境監(jiān)測(cè)浮標(biāo)”的子課題,本文主要任務(wù)是對(duì)數(shù)字水聲多普勒流速剖面儀(數(shù)字ADCP)中央處理模塊的改進(jìn)設(shè)計(jì)。 首先簡(jiǎn)要介紹ADCP的作用、歷史、理論基礎(chǔ)以及原數(shù)字ADCP系統(tǒng)中的中央處理模塊結(jié)構(gòu)設(shè)計(jì)。原數(shù)字ADCP信號(hào)處理系統(tǒng)具有低價(jià)格、低功耗以及多功能等優(yōu)點(diǎn),但是由于當(dāng)時(shí)設(shè)計(jì)條件的限制,使得整個(gè)數(shù)字信號(hào)處理平臺(tái)、尤其是其中的中央處理模塊滿足不了未來(lái)發(fā)展的需要。本文詳細(xì)介紹在原系統(tǒng)的基礎(chǔ)上對(duì)中央處理模塊的改進(jìn)設(shè)計(jì),以及對(duì)改進(jìn)設(shè)計(jì)后系統(tǒng)的調(diào)試驗(yàn)證。最后,提出中央處理模塊硬件設(shè)計(jì)的新方案,選用新芯片對(duì)原模塊中的芯片進(jìn)行替換,對(duì)新選用的芯片進(jìn)行可行性論證,并介紹了新硬件設(shè)計(jì)中DSP與外圍芯片的接口設(shè)計(jì)。 本文主要工作包括: 1.通過(guò)新CPLD中的邏輯設(shè)計(jì),實(shí)現(xiàn)了兩個(gè)空間的分時(shí)復(fù)用,使DSP的數(shù)據(jù)空間擴(kuò)展到理論上的最大值。 2.在新CPLD芯片的邏輯程序設(shè)計(jì)時(shí),大量的運(yùn)用硬件描述語(yǔ)言和參數(shù)化模塊庫(kù),提高了程序的設(shè)計(jì)效率和系統(tǒng)的運(yùn)行效率。 3.提出了中央處理模塊硬件設(shè)計(jì)的新方案。
【學(xué)位單位】:天津大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位年份】:2007
【中圖分類】:TH766
【部分圖文】:
體積和重量成為常規(guī)換能器的 1/10 左右,較好地解決了由于測(cè)量深度增加給寬帶和結(jié)構(gòu)及理論基礎(chǔ)著大量的浮游生物、懸沙等散射體[12],這認(rèn)為它們的流速流向和海流的流速流向相相同,也就是處于同一個(gè)水平面上的,波速剖面測(cè)量的前提[13]。P 如圖 1-1 所示,其結(jié)構(gòu)為經(jīng)典的 Janus關(guān)于儀器的中軸線對(duì)稱,換能器的指向與器的指向構(gòu)成的平面互相垂直。
蠢⌒藕歐⑸湫藕胖罬PU圖 1-4 數(shù)字信號(hào)處理平臺(tái)結(jié)構(gòu)框圖1.4 原系統(tǒng)中央處理模塊設(shè)計(jì)中央處理單元主要由 DSP,SRAM,F(xiàn)IFO,雙口 RAM,Flash,和用于邏輯控制的CPLD 構(gòu)成。值得注意的是,DSP 的主要的外圍控制是由 CPLD 來(lái)實(shí)現(xiàn)的。在該模塊中,DSP 是中央處理器,F(xiàn)IFO 主要用來(lái)接收數(shù)據(jù),雙端口 RAM 主要用來(lái)實(shí)現(xiàn)DSP 與 MPU 的命令字及數(shù)據(jù)交換
-7FIFO封裝圖
【參考文獻(xiàn)】
本文編號(hào):2853023
【學(xué)位單位】:天津大學(xué)
【學(xué)位級(jí)別】:碩士
【學(xué)位年份】:2007
【中圖分類】:TH766
【部分圖文】:
體積和重量成為常規(guī)換能器的 1/10 左右,較好地解決了由于測(cè)量深度增加給寬帶和結(jié)構(gòu)及理論基礎(chǔ)著大量的浮游生物、懸沙等散射體[12],這認(rèn)為它們的流速流向和海流的流速流向相相同,也就是處于同一個(gè)水平面上的,波速剖面測(cè)量的前提[13]。P 如圖 1-1 所示,其結(jié)構(gòu)為經(jīng)典的 Janus關(guān)于儀器的中軸線對(duì)稱,換能器的指向與器的指向構(gòu)成的平面互相垂直。
蠢⌒藕歐⑸湫藕胖罬PU圖 1-4 數(shù)字信號(hào)處理平臺(tái)結(jié)構(gòu)框圖1.4 原系統(tǒng)中央處理模塊設(shè)計(jì)中央處理單元主要由 DSP,SRAM,F(xiàn)IFO,雙口 RAM,Flash,和用于邏輯控制的CPLD 構(gòu)成。值得注意的是,DSP 的主要的外圍控制是由 CPLD 來(lái)實(shí)現(xiàn)的。在該模塊中,DSP 是中央處理器,F(xiàn)IFO 主要用來(lái)接收數(shù)據(jù),雙端口 RAM 主要用來(lái)實(shí)現(xiàn)DSP 與 MPU 的命令字及數(shù)據(jù)交換
-7FIFO封裝圖
【參考文獻(xiàn)】
相關(guān)期刊論文 前10條
1 金永德;郭大湧;;HLJ1-1型印刷海流計(jì)的故障與排除[J];海岸工程;1991年04期
2 方新洲;日本建成利用海流發(fā)電的燈浮標(biāo)[J];航海;2003年01期
3 宋成慶;;淺談對(duì)印刷海流計(jì)的技術(shù)改造[J];海洋技術(shù);1991年01期
4 宋成慶;;SLC17—1型海流計(jì)機(jī)芯[J];海洋技術(shù);1992年03期
5 朱光文;我國(guó)海洋觀測(cè)技術(shù)三十年發(fā)展的回顧和展望[J];海洋技術(shù);1995年03期
6 ;聲學(xué)多普勒海流剖面儀[J];海洋技術(shù);1995年03期
7 江禹生;DSP技術(shù)及其應(yīng)用[J];四川三峽學(xué)院學(xué)報(bào);2000年02期
8 劉巖,王昭正;海洋環(huán)境監(jiān)測(cè)技術(shù)綜述[J];山東科學(xué);2001年03期
9 張亮,馬莉波;信息處理中的DSP技術(shù)[J];微處理機(jī);2000年01期
10 謝锘;FPGA在數(shù)字信號(hào)處理中的應(yīng)用[J];無(wú)線電通信技術(shù);2001年05期
相關(guān)博士學(xué)位論文 前1條
1 朱昊;基于軟件無(wú)線電的數(shù)字ADCP信號(hào)處理系統(tǒng)的研究[D];天津大學(xué);2005年
本文編號(hào):2853023
本文鏈接:http://sikaile.net/kejilunwen/haiyang/2853023.html
最近更新
教材專著