基于SRAM型FPGA的軟錯誤評估方法研究
發(fā)布時間:2021-04-02 21:19
隨著集成電路工藝節(jié)點的不斷進步,集成度的不斷提高,操作頻率的不斷增加,供電電壓的不斷降低,納米尺度集成電路越來越容易受到輻射影響(主要是空間輻射、大氣輻射、工業(yè)輻射和封裝材料輻射等)而導致系統(tǒng)輸出錯誤,甚至引起系統(tǒng)失效。尤其在航空航天等特殊應用領(lǐng)域,高能粒子輻照作用引起的集成電路瞬態(tài)故障,已嚴重影響電子系統(tǒng)的可靠性。針對愈發(fā)嚴重的單粒子軟錯誤問題,高效和高精度的單粒子軟錯誤評估已成為高可靠性納米尺度集成電路設(shè)計和應用領(lǐng)域所關(guān)注的熱點問題。隨著電路節(jié)點數(shù)的增加,軟錯誤評估的計算量呈現(xiàn)指數(shù)級增長,嚴重減緩了敏感性評估過程,為了高效地分析集成電路對單粒子翻轉(zhuǎn)的軟錯誤敏感性,我們提出一種基于SRAM型FPGA故障注入的單粒子翻轉(zhuǎn)敏感性分析方法,利用FPGA的硬件并行特性,有效加速單粒子翻轉(zhuǎn)軟錯誤評估過程。同時,單粒子瞬態(tài)對于軟錯誤敏感性的影響機制較為復雜而難以精確建模,為了精確地分析單粒子瞬態(tài).的軟錯誤敏感性,本文將FPGA作為更真實的集成電路模擬平臺,在其片上高精度地實現(xiàn)單粒子瞬態(tài)的產(chǎn)生和采集,并研究了單粒子瞬態(tài)傳播時的脈寬變化。另外,作為SET傳播研究的拓展部分,本文深入分析工藝波動和電子...
【文章來源】:合肥工業(yè)大學安徽省 211工程院校 教育部直屬院校
【文章頁數(shù)】:114 頁
【學位級別】:博士
【部分圖文】:
圖2.1故障、錯誤與失效之N的邏輯關(guān)系??Fig.?2.1?I'he?logical?relationship?between?failure,?error?and?failure??
第二章軟錯誤的基本知識??如圖2.3.b所示,福射引起的電壓脈沖會沿著組合邏輯電路進行傳播,可能被末端??的時序元件所捕獲,從而導致電路錯誤[4546]。過去,SET效應的研宄很少受到關(guān)??注,與時序單元中的SEU相比,SET對于軟錯誤率的貢獻是非常小的。然而,隨??著半導器件工藝的不斷進步,恃征尺寸縮減和操作電壓下降,致使集成電路的??噪聲容限下降,加上時鐘頻率的不斷提高以及兩級觸發(fā)器之間的邏輯深度不斷減??。串惓C}沖被屏蔽的概率不斷降低),組合邏輯電路中的SET對軟錯誤率的??貢獻愈發(fā)顯著[4748],有研宄表明,在最新的半導體工藝尺寸下,SET對軟錯誤的??貢獻率已十分接近SEU[49]。??energetic?charged??particles???
一個作為故障注入電路,另一個作為非故障注入電路,用來判定故障??注入電路的輸出以及時序邏輯狀態(tài)是否異常。對故障注入電路時序單元所做的修??改如圖3.3.a所示,FIE是位故障注入使能端,每個觸發(fā)器對應一個FIE信號,若??F1E為丨時,正常信號的Data_in將被取反輸入到觸發(fā)器中,即實現(xiàn)了?SEU故障注??入的功能,若FIE為0時,正常信號的Data_in將直接輸入到觸發(fā)器中,電路正常??運行。save是保存當前狀態(tài)的使能信號,當save為0時,當前觸發(fā)器的輸出信號??Data_out會被選通到state觸發(fā)器,實現(xiàn)觸發(fā)器狀態(tài)保存,當save為1時,state觸??發(fā)器的狀態(tài)將保持不變。load是加載之前保存狀態(tài)的使能信號,當load為0時,??save階段保存的觸發(fā)器狀態(tài)將被加載到faulty觸發(fā)器中
【參考文獻】:
期刊論文
[1]動態(tài)可配置多輸出RO PUF[J]. 劉勇聰,王建業(yè),丁浩. 電子技術(shù)應用. 2017(09)
[2]VLSI系統(tǒng)級軟錯誤可靠性評價:綜述[J]. 朱丹,李暾,李思昆. 計算機工程與科學. 2013(03)
[3]改進的仲裁器PUF設(shè)計與分析[J]. 張俊欽,谷大武,侯方勇. 計算機工程. 2010(03)
[4]航天電子抗輻射研究綜述[J]. 馮彥君,華更新,劉淑芬. 宇航學報. 2007(05)
[5]龍芯1號處理器的故障注入方法與軟錯誤敏感性分析[J]. 黃海林,唐志敏,許彤. 計算機研究與發(fā)展. 2006(10)
博士論文
[1]納米集成電路軟錯誤分析與緩解技術(shù)研究[D]. 孫巖.國防科學技術(shù)大學 2010
[2]集成電路單粒子效應建模與加固方法研究[D]. 劉必慰.國防科學技術(shù)大學 2009
碩士論文
[1]基于FPGA的微控制器芯核軟錯誤敏感性評估方法研究[D]. 孫紅云.合肥工業(yè)大學 2017
[2]納米CMOS集成電路抗輻射加固鎖存器設(shè)計研究[D]. 李昕.合肥工業(yè)大學 2017
本文編號:3115978
【文章來源】:合肥工業(yè)大學安徽省 211工程院校 教育部直屬院校
【文章頁數(shù)】:114 頁
【學位級別】:博士
【部分圖文】:
圖2.1故障、錯誤與失效之N的邏輯關(guān)系??Fig.?2.1?I'he?logical?relationship?between?failure,?error?and?failure??
第二章軟錯誤的基本知識??如圖2.3.b所示,福射引起的電壓脈沖會沿著組合邏輯電路進行傳播,可能被末端??的時序元件所捕獲,從而導致電路錯誤[4546]。過去,SET效應的研宄很少受到關(guān)??注,與時序單元中的SEU相比,SET對于軟錯誤率的貢獻是非常小的。然而,隨??著半導器件工藝的不斷進步,恃征尺寸縮減和操作電壓下降,致使集成電路的??噪聲容限下降,加上時鐘頻率的不斷提高以及兩級觸發(fā)器之間的邏輯深度不斷減??。串惓C}沖被屏蔽的概率不斷降低),組合邏輯電路中的SET對軟錯誤率的??貢獻愈發(fā)顯著[4748],有研宄表明,在最新的半導體工藝尺寸下,SET對軟錯誤的??貢獻率已十分接近SEU[49]。??energetic?charged??particles???
一個作為故障注入電路,另一個作為非故障注入電路,用來判定故障??注入電路的輸出以及時序邏輯狀態(tài)是否異常。對故障注入電路時序單元所做的修??改如圖3.3.a所示,FIE是位故障注入使能端,每個觸發(fā)器對應一個FIE信號,若??F1E為丨時,正常信號的Data_in將被取反輸入到觸發(fā)器中,即實現(xiàn)了?SEU故障注??入的功能,若FIE為0時,正常信號的Data_in將直接輸入到觸發(fā)器中,電路正常??運行。save是保存當前狀態(tài)的使能信號,當save為0時,當前觸發(fā)器的輸出信號??Data_out會被選通到state觸發(fā)器,實現(xiàn)觸發(fā)器狀態(tài)保存,當save為1時,state觸??發(fā)器的狀態(tài)將保持不變。load是加載之前保存狀態(tài)的使能信號,當load為0時,??save階段保存的觸發(fā)器狀態(tài)將被加載到faulty觸發(fā)器中
【參考文獻】:
期刊論文
[1]動態(tài)可配置多輸出RO PUF[J]. 劉勇聰,王建業(yè),丁浩. 電子技術(shù)應用. 2017(09)
[2]VLSI系統(tǒng)級軟錯誤可靠性評價:綜述[J]. 朱丹,李暾,李思昆. 計算機工程與科學. 2013(03)
[3]改進的仲裁器PUF設(shè)計與分析[J]. 張俊欽,谷大武,侯方勇. 計算機工程. 2010(03)
[4]航天電子抗輻射研究綜述[J]. 馮彥君,華更新,劉淑芬. 宇航學報. 2007(05)
[5]龍芯1號處理器的故障注入方法與軟錯誤敏感性分析[J]. 黃海林,唐志敏,許彤. 計算機研究與發(fā)展. 2006(10)
博士論文
[1]納米集成電路軟錯誤分析與緩解技術(shù)研究[D]. 孫巖.國防科學技術(shù)大學 2010
[2]集成電路單粒子效應建模與加固方法研究[D]. 劉必慰.國防科學技術(shù)大學 2009
碩士論文
[1]基于FPGA的微控制器芯核軟錯誤敏感性評估方法研究[D]. 孫紅云.合肥工業(yè)大學 2017
[2]納米CMOS集成電路抗輻射加固鎖存器設(shè)計研究[D]. 李昕.合肥工業(yè)大學 2017
本文編號:3115978
本文鏈接:http://sikaile.net/kejilunwen/dongligc/3115978.html
最近更新
教材專著