天堂国产午夜亚洲专区-少妇人妻综合久久蜜臀-国产成人户外露出视频在线-国产91传媒一区二区三区

當(dāng)前位置:主頁 > 科技論文 > 地質(zhì)論文 >

井筒震電測(cè)井采集控制和傳輸電路的研究

發(fā)布時(shí)間:2023-02-15 19:57
  伴隨著全球經(jīng)濟(jì)的快速成長(zhǎng),各國對(duì)能源的需求日益增加,石油的消耗量呈現(xiàn)增加的趨勢(shì)。如何準(zhǔn)確高效探測(cè)并開采石油,成為各國日益關(guān)注的重點(diǎn)。在石油勘探當(dāng)中,基于震電效應(yīng)的震電測(cè)井技術(shù)這些年來研究火熱。在含有流體的孔隙介質(zhì)當(dāng)中會(huì)形成一種雙電層結(jié)構(gòu),正負(fù)離子分別吸附在固液交界面兩側(cè),當(dāng)受到外界震動(dòng)作用后,正負(fù)離子會(huì)產(chǎn)生相對(duì)位移,從而輻射出電磁場(chǎng),這就是震電效應(yīng)。震電測(cè)井就是采集這個(gè)震電信號(hào),通過分析震電信號(hào),可以得到地層的一些參數(shù),這些參數(shù)可以作為是否存在石油的重要判斷依據(jù)。震電信號(hào)十分微弱,通常會(huì)被背景噪聲所淹沒,因此設(shè)計(jì)一套能夠采集到震電信號(hào)的系統(tǒng)成為了業(yè)內(nèi)研究人員的終極目標(biāo)。本課題以震電測(cè)井技術(shù)現(xiàn)有成果為背景,設(shè)計(jì)井筒震電采集控制和傳輸電路。主要方法是將FPGA作為采集控制和傳輸電路的主要控制單元,控制16位ADC采集震電信號(hào)并在FPGA內(nèi)部存儲(chǔ)和累加平均處理,通過SPI總線將八路采集控制電路的數(shù)據(jù)上傳到傳輸控制電路,之后通過UART協(xié)議上傳到上位機(jī)中實(shí)時(shí)顯示震電信號(hào)波形。最后采用時(shí)間速度相關(guān)法處理震電信號(hào),提取出聲波沿不同介質(zhì)傳播的速度。本文首先完成了傳輸控制硬件電路的設(shè)計(jì),包括FPGA外...

【文章頁數(shù)】:87 頁

【學(xué)位級(jí)別】:碩士

【文章目錄】:
摘要
abstract
第一章 緒論
    1.1 研究背景及意義
    1.2 國內(nèi)外研究歷史和現(xiàn)狀
    1.3 課題研究?jī)?nèi)容
    1.4 論文結(jié)構(gòu)安排
第二章 震電測(cè)井原理和系統(tǒng)總體設(shè)計(jì)方案
    2.1 震電測(cè)井基本原理
        2.1.1 震電效應(yīng)
        2.1.2 震電測(cè)井系統(tǒng)工作原理
    2.2 系統(tǒng)功能和主要技術(shù)指標(biāo)
        2.2.1 系統(tǒng)電路的功能要求
        2.2.2 系統(tǒng)電路的技術(shù)指標(biāo)
    2.3 系統(tǒng)難點(diǎn)及解決思路
    2.4 系統(tǒng)關(guān)鍵技術(shù)
        2.4.1 累加平均法
        2.4.2 SPI總線協(xié)議
        2.4.3 UART協(xié)議
        2.4.4 信號(hào)控制和處理技術(shù)
    2.5 系統(tǒng)總體結(jié)構(gòu)框圖
    2.6 本章小結(jié)
第三章 震電傳輸硬件電路設(shè)計(jì)
    3.1 FPGA外圍電路設(shè)計(jì)
        3.1.1 XILINX系列FPGA簡(jiǎn)介
        3.1.2 FPGA配置電路設(shè)計(jì)
        3.1.3 FPGA外部時(shí)鐘電路設(shè)計(jì)
    3.2 觸發(fā)信號(hào)差分轉(zhuǎn)單端電路設(shè)計(jì)
    3.3 數(shù)字隔離電路設(shè)計(jì)
    3.4 通信接口電路設(shè)計(jì)
    3.5 電源管理電路設(shè)計(jì)
    3.6 PCB設(shè)計(jì)
    3.7 本章小結(jié)
第四章 采集控制和傳輸控制電路邏輯設(shè)計(jì)
    4.1 FPGA簡(jiǎn)介
        4.1.1 FPGA結(jié)構(gòu)和內(nèi)部資源
        4.1.2 FPGA設(shè)計(jì)流程
    4.2 VerilogHDL語言
    4.3 采集控制電路邏輯設(shè)計(jì)
        4.3.1 采集控制電路工作流程
        4.3.2 時(shí)鐘分頻模塊邏輯設(shè)計(jì)
        4.3.3 FSM狀態(tài)機(jī)邏輯設(shè)計(jì)
        4.3.4 ADC控制模塊邏輯設(shè)計(jì)
        4.3.5 累加平均模塊邏輯設(shè)計(jì)
        4.3.6 采集控制電路數(shù)據(jù)輸出模塊邏輯設(shè)計(jì)
    4.4 傳輸控制電路邏輯設(shè)計(jì)
        4.4.1 傳輸控制電路工作流程
        4.4.2 時(shí)鐘分頻模塊邏輯設(shè)計(jì)
        4.4.3 FSM狀態(tài)機(jī)邏輯設(shè)計(jì)
        4.4.4 數(shù)據(jù)接收模塊邏輯設(shè)計(jì)
        4.4.5 UART輸出模塊邏輯設(shè)計(jì)
    4.5 本章小節(jié)
第五章 震電信號(hào)的顯示和處理
    5.1 上位機(jī)軟件開發(fā)
        5.1.1 上位機(jī)軟件功能及界面
        5.1.2 上位機(jī)軟件操作流程
        5.1.3 上位機(jī)軟件程序設(shè)計(jì)
    5.2 震電信號(hào)處理的算法開發(fā)
        5.2.1 時(shí)間速度相關(guān)算法原理
        5.2.2 時(shí)間速度相關(guān)算法測(cè)試
    5.3 本章小節(jié)
第六章 震電信號(hào)實(shí)驗(yàn)測(cè)試與結(jié)果分析
    6.1 實(shí)驗(yàn)環(huán)境及設(shè)備
    6.2 震電模擬井槽實(shí)驗(yàn)原理
    6.3 震電模擬井槽實(shí)驗(yàn)
        6.3.1 累加平均效果實(shí)驗(yàn)
        6.3.2 聲波發(fā)生器與接收陣列最佳間距實(shí)驗(yàn)
        6.3.3 不同環(huán)境的模擬井槽實(shí)驗(yàn)
    6.4 實(shí)驗(yàn)結(jié)果分析
    6.5 本章小結(jié)
第七章 結(jié)束語
致謝
參考文獻(xiàn)



本文編號(hào):3743749

資料下載
論文發(fā)表

本文鏈接:http://sikaile.net/kejilunwen/diqiudizhi/3743749.html


Copyright(c)文論論文網(wǎng)All Rights Reserved | 網(wǎng)站地圖 |

版權(quán)申明:資料由用戶2a819***提供,本站僅收錄摘要或目錄,作者需要?jiǎng)h除請(qǐng)E-mail郵箱bigeng88@qq.com