本文關(guān)鍵詞：基于UVM的時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)驗(yàn)證

  更多相關(guān)文章： 驗(yàn)證 UVM 時(shí)鐘數(shù)據(jù)恢復(fù)

【摘要】：數(shù)字集成電路的迅速發(fā)展,設(shè)計(jì)的規(guī)模日益增大,產(chǎn)品更加的復(fù)雜,設(shè)計(jì)周期不斷的減少,使得驗(yàn)證工作的難度不斷地增加。同時(shí),驗(yàn)證工作消耗的時(shí)間在設(shè)計(jì)周期中占據(jù)較大的比重,先進(jìn)的驗(yàn)證方法一方面可以提高工作效率,另一方面是集成電路功能正確性的保證�；赟ystemVerilog語(yǔ)言的通用驗(yàn)證方法學(xué)——UVM,集成了面向?qū)ο缶幊�、�?dòng)態(tài)線程和線程間通信等特性,同時(shí)還為驗(yàn)證提供了一些如約束、功能覆蓋率等一些獨(dú)有的特性,提高了驗(yàn)證的效率和驗(yàn)證的質(zhì)量。本文分析了UVM的架構(gòu)和平臺(tái)中的主要組件的功能,同時(shí)對(duì)UVM中的congfig_db、phase、sequence幾種機(jī)制在平臺(tái)中如何工作以及UVM各組件之間的通信連接接口進(jìn)行了研究。本文的驗(yàn)證對(duì)象是DSP芯片中的時(shí)鐘數(shù)據(jù)恢復(fù)模塊,基于UVM驗(yàn)證方法學(xué)搭建時(shí)鐘數(shù)據(jù)恢復(fù)模塊的驗(yàn)證平臺(tái)是本文的研究核心。本文針對(duì)時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)的架構(gòu),依據(jù)研制規(guī)范和研制需求解析模塊內(nèi)部的功能和邏輯實(shí)現(xiàn)的方法、劃分功能點(diǎn),在對(duì)比分析基于Verilog語(yǔ)言的傳統(tǒng)驗(yàn)證方法和基于SystemVerilog語(yǔ)言的UVM先進(jìn)驗(yàn)證方法學(xué)目前國(guó)內(nèi)外研究的基礎(chǔ)上,采用基于SystemVerilog語(yǔ)言的UVM驗(yàn)證方法,設(shè)計(jì)了時(shí)鐘數(shù)據(jù)恢復(fù)模塊的UVM驗(yàn)證平臺(tái),通過引入三個(gè)Agent分別產(chǎn)生和驅(qū)動(dòng)仿真激勵(lì)、采集中間結(jié)果和最終輸出結(jié)果;通過建立用例庫(kù),引入可回歸性的測(cè)試用例,采用覆蓋率驅(qū)動(dòng)的驗(yàn)證流程確保驗(yàn)證的完備性;通過虛擬sequence管理平臺(tái)中sequence的啟動(dòng)順序,構(gòu)建用例的場(chǎng)景,完成了時(shí)鐘數(shù)據(jù)恢復(fù)模塊的系統(tǒng)驗(yàn)證。結(jié)果表明:基于UVM驗(yàn)證方法學(xué)的時(shí)鐘數(shù)據(jù)恢復(fù)模塊的系統(tǒng)驗(yàn)證平臺(tái),使用較少的驗(yàn)證用例、縮短了驗(yàn)證的時(shí)間、提高了驗(yàn)證的效率,完成驗(yàn)證任務(wù)。最后,根據(jù)覆蓋率報(bào)告,代碼覆蓋率和表達(dá)式覆蓋率達(dá)到了95%以上,功能覆蓋率達(dá)到了100%,滿足了項(xiàng)目的要求。
【關(guān)鍵詞】：驗(yàn)證 UVM 時(shí)鐘數(shù)據(jù)恢復(fù)
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類號(hào)】：TN407
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 縮略語(yǔ)對(duì)照表10-13
• 第一章 緒論13-17
• 1.1 課題研究背景13
• 1.2 國(guó)內(nèi)外現(xiàn)狀13-14
• 1.3 課題內(nèi)容及意義14-15
• 1.4 本文的章節(jié)結(jié)構(gòu)15-17
• 第二章 UVM驗(yàn)證方法與機(jī)制17-27
• 2.1 驗(yàn)證語(yǔ)言SystemVerilog17
• 2.2 UVM驗(yàn)證平臺(tái)架構(gòu)17-21
• 2.3 UVM的config_db機(jī)制21
• 2.4 UVM的phase機(jī)制21-22
• 2.5 UVM的sequence機(jī)制22-23
• 2.6 UVM內(nèi)部的通信23-24
• 2.7 本章小結(jié)24-27
• 第三章 時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)介紹27-41
• 3.1 整體架構(gòu)28-30
• 3.2 時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)分析30-39
• 3.2.1 系數(shù)線性內(nèi)插模塊30-32
• 3.2.2 快速傅里葉變換模塊32
• 3.2.3 時(shí)鐘蝶形濾波模塊32-33
• 3.2.4 鑒相模塊33-34
• 3.2.5 環(huán)路濾波模塊34-35
• 3.2.6 插值模塊35-37
• 3.2.7 外圍總線APB解析模塊37-39
• 3.2.8 可調(diào)可測(cè)輸出功率平均模塊39
• 3.3 本章小結(jié)39-41
• 第四章 時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)驗(yàn)證平臺(tái)搭建41-69
• 4.1 測(cè)試功能點(diǎn)分解與驗(yàn)證平臺(tái)搭建41-46
• 4.2 驗(yàn)證平臺(tái)組件開發(fā)46-67
• 4.2.1 cequ2cdr Agent開發(fā)46-58
• 4.2.2 OutAgent開發(fā)58-60
• 4.2.3 cdr_scoreboard開發(fā)60-62
• 4.2.4 cdr_env開發(fā)62-63
• 4.2.5 Testcase開發(fā)63-67
• 4.2.6 TB_TOP開發(fā)67
• 4.3 本章小結(jié)67-69
• 第五章 時(shí)鐘數(shù)據(jù)恢復(fù)系統(tǒng)仿真驗(yàn)證與結(jié)果分析69-79
• 5.1 驗(yàn)證環(huán)境與平臺(tái)目錄69-72
• 5.2 仿真驗(yàn)證結(jié)果分析72-78
• 5.3 覆蓋率分析78
• 5.4 本章小結(jié)78-79
• 第六章 總結(jié)和展望79-81
• 6.1 總結(jié)79-80
• 6.2 展望80-81
• 參考文獻(xiàn)81-83
• 致謝83-85
• 作者簡(jiǎn)介85-86

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前9條

1 逄錦昊;蘇濤;楊濤;熊梓成;;基于FPGA的多路高速數(shù)據(jù)傳輸同步時(shí)延測(cè)量系統(tǒng)[J];電子器件;2015年02期

2 唐明曄;;測(cè)試用例的復(fù)用技術(shù)的研究[J];數(shù)字技術(shù)與應(yīng)用;2012年09期

3 吳斌;周玉梅;朱勇旭;張振東;;一種用于OFDM時(shí)域頻偏估計(jì)的頻偏取值判決機(jī)制[J];電子技術(shù)應(yīng)用;2010年07期

4 敖情波;楊志勇;杜明鮮;盛朝陽(yáng);;一種通用的仿真平臺(tái)的設(shè)計(jì)[J];中國(guó)集成電路;2009年11期

5 郭偉;潘仲明;杜金榜;王躍科;;基于Lagrange插值的非整數(shù)延時(shí)濾波器算法[J];國(guó)防科技大學(xué)學(xué)報(bào);2009年01期

6 余新強(qiáng);易淼;;全數(shù)字接收機(jī)的定時(shí)同步研究[J];大眾科技;2009年01期

7 江黎;鐘洪聲;;一種全數(shù)字時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)與實(shí)現(xiàn)[J];通信技術(shù);2008年11期

8 徐偉俊;楊鑫;陳先勇;夏宇聞;;針對(duì)功能覆蓋率的驗(yàn)證過程[J];中國(guó)集成電路;2007年07期

9 張向陽(yáng),王向朝;不同模式耦合下偏振模色散幾率分布的研究[J];光學(xué)學(xué)報(bào);2004年04期

，

本文編號(hào)：980498