本文關(guān)鍵詞：一款雙極基準(zhǔn)電壓源電路芯片的設(shè)計(jì)與實(shí)現(xiàn)

  更多相關(guān)文章： 基準(zhǔn)電壓源 雙極工藝 溫度系數(shù) 版圖設(shè)計(jì)

【摘要】：基準(zhǔn)電壓源在模擬電路和數(shù)�；旌想娐分袘�(yīng)用廣泛,作為電路內(nèi)部的“基準(zhǔn)”,基準(zhǔn)電壓源比一般電壓源源具有更高的精度和穩(wěn)定性。集成電路中使用基準(zhǔn)電壓源,是為了獲得與電源電壓、工作溫度、負(fù)載電流無(wú)關(guān)的穩(wěn)定的電壓基準(zhǔn),其性能的好壞直接影響電路的穩(wěn)定工作,因此基準(zhǔn)源的設(shè)計(jì)對(duì)使用它的集成電路系統(tǒng)就顯得尤為重要。集成電路版圖作為電路設(shè)計(jì)和芯片制造的紐帶,版圖設(shè)計(jì)的質(zhì)量直接決定電路設(shè)計(jì)能否轉(zhuǎn)化為合格的電路芯片。本文的主要工作就是使用雙極工藝完成基準(zhǔn)電壓源的電路設(shè)計(jì)設(shè)計(jì)和版圖設(shè)計(jì)并通過(guò)相關(guān)驗(yàn)證。本文調(diào)研基準(zhǔn)電壓源的發(fā)展現(xiàn)狀,分類(lèi)比較了不同的基準(zhǔn)電壓源的電路結(jié)構(gòu)和性能特點(diǎn),重點(diǎn)分析了影響能隙電壓基準(zhǔn)源的溫度特性的主要因素。結(jié)合所做基準(zhǔn)電壓源電路產(chǎn)品開(kāi)發(fā)項(xiàng)目,完成了基準(zhǔn)電壓源的系統(tǒng)設(shè)計(jì)和電路設(shè)計(jì),并采用Tanner EDA工具對(duì)電路進(jìn)行功能驗(yàn)證。采用某公司成熟的雙極工藝模型庫(kù)進(jìn)行基準(zhǔn)電壓源電路的版圖設(shè)計(jì),結(jié)合芯片線提供的設(shè)計(jì)規(guī)則優(yōu)化版圖設(shè)計(jì),盡可能降低電路內(nèi)部器件的參數(shù)誤差,并實(shí)現(xiàn)版圖面積最優(yōu)化,最終完成了版圖設(shè)計(jì)并通過(guò)了設(shè)計(jì)驗(yàn)證。設(shè)計(jì)完成的版圖采用燕東公司50V的5um雙極工藝進(jìn)行項(xiàng)目產(chǎn)品的加工,根據(jù)首次流片結(jié)果對(duì)電路的過(guò)溫保護(hù)功能進(jìn)行了設(shè)計(jì)改進(jìn)。對(duì)加工完成的電路芯片封裝后進(jìn)行測(cè)試,測(cè)試結(jié)果顯示,輸出電壓精度可達(dá)5±0.05V,線性調(diào)整率可達(dá)4.29mV,負(fù)載調(diào)整率可達(dá)5.17mV,輸出電壓溫度系數(shù)可達(dá)36ppm/℃,紋波抑制比可達(dá)-65dB。
【關(guān)鍵詞】：基準(zhǔn)電壓源 雙極工藝 溫度系數(shù) 版圖設(shè)計(jì)
【學(xué)位授予單位】：北京工業(yè)大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2016
【分類(lèi)號(hào)】：TN402
【目錄】：

• 摘要4-5
• Abstract5-9
• 第1章 緒論9-13
• 1.1 課題背景及研究意義9
• 1.2 國(guó)內(nèi)外研究現(xiàn)狀9-10
• 1.3 本文主要工作10-13
• 第2章 基準(zhǔn)電壓源電路的分類(lèi)比較和性能分析13-23
• 2.1 基準(zhǔn)電壓源的主要技術(shù)指標(biāo)13-14
• 2.1.1 基準(zhǔn)電壓精度13
• 2.1.2 溫度系數(shù)13
• 2.1.3 線性調(diào)整率13-14
• 2.1.4 負(fù)載調(diào)整率14
• 2.1.5 電源電壓抑制比14
• 2.2 基準(zhǔn)電壓源的分類(lèi)及主要特點(diǎn)14-20
• 2.2.1 齊納基準(zhǔn)14-16
• 2.2.2 隱埋齊納基準(zhǔn)16-17
• 2.2.3 XFET基準(zhǔn)17-18
• 2.2.4 帶隙基準(zhǔn)18-20
• 2.3 帶隙基準(zhǔn)電壓源的溫度特性分析20-22
• 2.3.1 負(fù)溫度系數(shù)項(xiàng)V_(be)20-21
• 2.3.2 正溫度系數(shù)項(xiàng)V_T21-22
• 2.4 本章小結(jié)22-23
• 第3章 基準(zhǔn)電壓源電路的設(shè)計(jì)方案與硬件實(shí)現(xiàn)23-37
• 3.1 基準(zhǔn)電壓源電路的設(shè)計(jì)要求23-24
• 3.1.1 功能要求23
• 3.1.2 極限參數(shù)設(shè)計(jì)要求23-24
• 3.1.3 電特性設(shè)計(jì)指標(biāo)24
• 3.2 電路設(shè)計(jì)開(kāi)發(fā)環(huán)境24-26
• 3.2.1 電路圖編輯工具S-Edit25
• 3.2.2 電路仿真工具T-Spice25
• 3.2.3 波形圖編輯工具W-Edit25-26
• 3.2.4 版圖編輯工具L-Edit26
• 3.2.5 電路原理圖和版圖對(duì)比工具LVS26
• 3.3 電路的系統(tǒng)設(shè)計(jì)26-27
• 3.4 基準(zhǔn)電路設(shè)計(jì)27-28
• 3.5 誤差放大器電路設(shè)計(jì)28-29
• 3.6 啟動(dòng)電路設(shè)計(jì)29-30
• 3.7 調(diào)整電路及取樣電路設(shè)計(jì)30-31
• 3.8 保護(hù)電路設(shè)計(jì)31-33
• 3.8.1 過(guò)熱保護(hù)電路31
• 3.8.2 安全工作區(qū)保護(hù)電路31-33
• 3.9 基準(zhǔn)電壓源電路的整體仿真驗(yàn)證33-35
• 3.9.1 電路的輸出電壓及線性調(diào)整率33-34
• 3.9.2 負(fù)載調(diào)整率34-35
• 3.9.3 溫度特性35
• 3.10 本章小結(jié)35-37
• 4. 基準(zhǔn)電壓源電路的版圖設(shè)計(jì)與驗(yàn)證37-53
• 4.1 版圖設(shè)計(jì)的相關(guān)技術(shù)37-39
• 4.1.1 版圖設(shè)計(jì)概述37
• 4.1.2 版圖的一般設(shè)計(jì)流程37-38
• 4.1.3 版圖的一般設(shè)計(jì)規(guī)則38-39
• 4.2 版圖設(shè)計(jì)采用的工藝39-43
• 4.2.1 初始材料39-40
• 4.2.2 N型埋層40
• 4.2.3 外延生長(zhǎng)40
• 4.2.4 隔離擴(kuò)散40-41
• 4.2.5 深N+擴(kuò)散41
• 4.2.6 基區(qū)注入41-42
• 4.2.7 發(fā)射區(qū)擴(kuò)散42
• 4.2.8 接觸孔制作42
• 4.2.9 正面金屬化42-43
• 4.2.10 鈍化層保護(hù)43
• 4.3 基準(zhǔn)電壓源電路的版圖設(shè)計(jì)43-50
• 4.3.1 版圖設(shè)計(jì)的分層43-44
• 4.3.2 版圖設(shè)計(jì)采用的器件44-49
• 4.3.3 版圖的總圖設(shè)計(jì)49-50
• 4.4 版圖驗(yàn)證50-52
• 4.4.1 版圖的DRC驗(yàn)證51
• 4.4.2 版圖的ERC驗(yàn)證51
• 4.4.3 版圖的LVS驗(yàn)證51-52
• 4.4.4 版圖的人工驗(yàn)證52
• 4.5 本章小結(jié)52-53
• 5 基準(zhǔn)電壓源電路的加工結(jié)果與設(shè)計(jì)改進(jìn)53-57
• 5.1 初次加工的樣品測(cè)試情況53-55
• 5.1.1 全參數(shù)測(cè)試情況53-54
• 5.1.2 過(guò)溫保護(hù)功能測(cè)試情況54
• 5.1.3 過(guò)流、過(guò)壓保護(hù)功能測(cè)試情況54-55
• 5.2 設(shè)計(jì)改進(jìn)55-56
• 5.3 本章小結(jié)56-57
• 結(jié)論57-59
• 參考文獻(xiàn)59-63
• 致謝63

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 沙占友;;基準(zhǔn)電壓源的應(yīng)用[J];集成電路應(yīng)用;1991年04期

2 紀(jì)宗南;;可編程的基準(zhǔn)電壓源[J];集成電路應(yīng)用;1993年01期

3 任新明;精密基準(zhǔn)電壓源電壓的擴(kuò)展應(yīng)用[J];電測(cè)與儀表;1994年06期

4 袁文師,吳建輝;基準(zhǔn)電壓源設(shè)計(jì)[J];半導(dǎo)體技術(shù);2004年04期

5 張國(guó)華;;基準(zhǔn)電壓源的設(shè)計(jì)與選用[J];電子制作;2005年02期

6 張家川;劉伯安;;新型低電壓能隙基準(zhǔn)電壓源[J];半導(dǎo)體技術(shù);2006年08期

7 張京英;吳建輝;;一種低溫漂基準(zhǔn)電壓源的設(shè)計(jì)[J];青海師范大學(xué)學(xué)報(bào)(自然科學(xué)版);2008年01期

8 張正平;王成鶴;王永祿;張俊安;朱璨;沈曉峰;;一種帶數(shù)字校正的差分基準(zhǔn)電壓源[J];微電子學(xué);2009年01期

9 譚煒?shù)h;劉輝華;;一種新穎不帶電阻的基準(zhǔn)電壓源電路設(shè)計(jì)[J];現(xiàn)代電子技術(shù);2009年14期

10 舒梅;;基準(zhǔn)電壓源[J];科技風(fēng);2010年13期

中國(guó)重要報(bào)紙全文數(shù)據(jù)庫(kù) 前1條

1 四川 唐華淼 編譯;基準(zhǔn)電壓源[N];電子報(bào);2009年

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前10條

1 張純林;一款A(yù)C-DC電源管理芯片及系統(tǒng)的溫度特性分析與設(shè)計(jì)[D];電子科技大學(xué);2014年

2 韋曉月;一種無(wú)片外電容LDO線性穩(wěn)壓器設(shè)計(jì)[D];電子科技大學(xué);2014年

3 茍超;低功耗、寬輸入范圍的單片式LDO設(shè)計(jì)[D];電子科技大學(xué);2014年

4 殷櫻;基于65 nm CMOS工藝的系統(tǒng)芯片專(zhuān)用模擬IP研究與設(shè)計(jì)[D];浙江大學(xué);2016年

5 張彥秀;一款雙極基準(zhǔn)電壓源電路芯片的設(shè)計(jì)與實(shí)現(xiàn)[D];北京工業(yè)大學(xué);2016年

6 楊方杰;低供電電壓基準(zhǔn)電壓源設(shè)計(jì)[D];國(guó)防科學(xué)技術(shù)大學(xué);2011年

7 王旃;基于標(biāo)準(zhǔn)數(shù)字CMOS工藝的高精度基準(zhǔn)電壓源的研究[D];浙江大學(xué);2002年

8 舒梅;CMOS集成基準(zhǔn)電壓源設(shè)計(jì)[D];貴州大學(xué);2009年

9 鄧愛(ài)枝;高精度低漂移集成電壓源研究[D];貴州大學(xué);2009年

10 趙芳蘭;基于BICMOS工藝的高性能基準(zhǔn)電壓源研究[D];西南交通大學(xué);2006年

，

本文編號(hào)：944564