本文關鍵詞：高速峰值檢測模塊設計

  更多相關文章： 高速峰值檢測 陣列 現(xiàn)場可編程門陣列 硬件描述語言

【摘要】：針對一組32行20列的640個16位有符號隨機二進制陣列數(shù)據(jù)設計峰值檢測模塊,數(shù)據(jù)采用串行輸入,要求快速找到其中5個最大的峰值。峰值的定義是該數(shù)的絕對值大于它周圍的8個數(shù)的絕對值。為了在最短的時間內(nèi)在該串行隨機數(shù)陣列中找到最大的5個峰值,模塊采用一次掃描方式實現(xiàn),這樣的設計符合設計要求也能夠得到最短檢測用時,依據(jù)峰值定義設計掃描方式采用蛇形結構,通過把數(shù)據(jù)與前5個相關的數(shù)據(jù)比較,再與后5個相關的數(shù)據(jù)比較,接著與左邊或右邊相關數(shù)據(jù)比較,最后與之前確定的5個較大的峰值比較,來確定最新的5個較大的峰值的分步驟比較的思路。該模塊采用FPGA(Altera CycloneⅡEP2C35F672C6)設計,利用Verilog HDL描述,整體消耗3214個邏輯單元。通過設定640個隨機二進制數(shù),對模塊進行功能仿真和時序仿真。時序仿真結果表明,該模塊可以工作在90Mhz時鐘下,通過一次性掃描,工作大約7.15us完成對陣列的檢測,輸出5個最大的峰值的地址。
【作者單位】： 四川大學;
【關鍵詞】： 高速峰值檢測 陣列 現(xiàn)場可編程門陣列 硬件描述語言
【分類號】：TN702
【正文快照】： 1 引言 對于二維數(shù)據(jù)的峰值檢測電路,跟一維的有所不同,我們對二維數(shù)據(jù)的讀取方式不同,進行比較的時候能達到的速度也不相同�；谒脮r長考慮,我們選擇了蛇形掃描的讀數(shù)方式,以使得連續(xù)讀出的數(shù)據(jù)可以構成一個九宮格,直接將九宮格中心的數(shù)據(jù)的絕對值與其周圍的數(shù)據(jù)絕對值進

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 郭玉峰;;基于FPGA的高速A/D采樣的實現(xiàn)[J];河南科技;2010年23期

2 戚新宇;基于FPGA設計的功能仿真和時序仿真[J];航空電子技術;2005年03期

3 馮鎖;王銀花;;UART發(fā)送器的設計與仿真[J];銅陵學院學報;2008年05期

4 王慧;;一種借助時序檢測系統(tǒng)進行時序驗證的方法[J];信息安全與通信保密;2007年01期

5 馬進;;基于FPGA的PPM系統(tǒng)設計與實現(xiàn)[J];電子產(chǎn)品世界;2010年10期

6 陶衛(wèi)國;;FPGA在數(shù)據(jù)采集與傳輸中的應用[J];塔里木大學學報;2012年03期

7 金良哨;鄭世寶;王峰;;采用MIPS內(nèi)核的SoC門級時序仿真及功耗估計方法[J];電子技術應用;2008年01期

8 李均盛;王省書;胡春生;梁德強;;基于FPGA的PCI從接口設計[J];工業(yè)控制計算機;2010年01期

9 蒲昱初;李旭;徐火生;;一種基于FPGA的256QAM設計與實現(xiàn)[J];艦船電子工程;2007年03期

10 周海斌;靜態(tài)時序分析在高速FPGA設計中的應用[J];電子工程師;2005年11期

中國碩士學位論文全文數(shù)據(jù)庫 前3條

1 范逸鳴;基于LUT的FPGA時序仿真的設計與實現(xiàn)[D];西安電子科技大學;2012年

2 羅天煦;二維DCT/IDCT處理核的FPGA設計與實現(xiàn)[D];湖南大學;2006年

3 胡茂文;支持IRDA1.0協(xié)議UART的IP軟核的設計[D];西安理工大學;2004年

，

本文編號：929552