本文關(guān)鍵詞：高壓集成電路的ESD防護器件設(shè)計與研究

  更多相關(guān)文章： 靜電放電防護 高壓集成電路 傳輸線脈沖測試 橫向擴散金屬氧化物半導體 可控硅

【摘要】：靜電放電(ESD)已成為影響集成電路(IC)及電子產(chǎn)品可靠性的一個主要因素。雖然傳統(tǒng)CMOS工藝IC產(chǎn)品的ESD防護已得到密切關(guān)注與廣泛應(yīng)用,但是Bipolar-CMOS-DMOS(BCD)工藝高壓IC的ESD防護,因被保護電路常具有大電壓、大電流、熱插拔及電磁兼容等特點,傳統(tǒng)的ESD防護器件如二極管、金屬-氧化物-半導體場效應(yīng)管(MOS)、可控硅(SCR)等,一般無法直接應(yīng)用到高壓IC的片上ESD防護,導致高壓IC的ESD防護還面臨著嚴峻的挑戰(zhàn)。鑒于此,本論文將針對高壓IC制備工藝特點及其ESD設(shè)計需求,研究高壓功率IC的ESD防護方法,分析高壓ESD防護器件的工作特性及原理,設(shè)計高性能的ESD防護器件,這對提高高壓IC及電子產(chǎn)品的可靠性具有重要的科學意義和應(yīng)用價值。論文首先簡要介紹了ESD的測試模型、測試方法和ESD設(shè)計窗口的概念;闡述了二極管、雙極型晶體管(BJT)、柵接地N溝道MOS(ggNMOS)管和可控硅(SCR)、橫向擴散金屬氧化物半導體-可控硅(LDMOS-SCR)等ESD防護基本單元的工作原理,利用計算機輔助工藝設(shè)計(TCAD)仿真工具,分析了器件在ESD應(yīng)力下的內(nèi)部物理機制,歸納了不同器件的ESD特性及其應(yīng)用場合。其次,分析了雙向SCR器件結(jié)構(gòu)在高壓ESD防護中的特點及工作原理,討論了n-p-n和p-n-p阱型結(jié)構(gòu)的雙向SCR器件在ESD應(yīng)力作用下的物理機制差異。重點針對n-p-n阱型雙向SCR器件,通過傳輸線脈沖測試(TLP)和TCAD仿真,研究了p阱接地對其ESD防護性能的影響。實驗結(jié)果表明,通過p阱接地,n-p-n阱型雙向SCR的維持電壓可從12.8 V提高到25.6 V。此外,還分析了p阱寬度對n-p-n阱型雙向SCR器件漏電流的影響。再次,設(shè)計了一種內(nèi)嵌反偏二極管的LDMOS-SCR器件,并基于0.35μm BCD工藝進行了流片制備。在多次反復的非破壞性TLP測試條件下,與相同制備工藝的LDMOS-SCR相比,內(nèi)嵌反偏二極管的LDMOS-SCR的觸發(fā)電壓和ESD魯棒性變化不明顯,但維持電壓可從2.7 V增至8.5 V。這種物理機制的差異同樣存在于SCR器件與內(nèi)嵌反偏二極管的SCR器件之間,由此提出了一種在SCR或LDMOS陽極端引入浮空p+注入?yún)^(qū),以形成內(nèi)嵌反偏二極管結(jié)構(gòu)來提高SCR類器件維持電壓的方法;該方法可為高壓ESD防護器件的設(shè)計提供有益的參考。最后,本論文還提出了一種PMOS管觸發(fā)高壓LDMOS-SCR器件,通過在器件內(nèi)部內(nèi)嵌一個PMOS結(jié)構(gòu),一方面可提高LDMOS-SCR器件的觸發(fā)速度,降低觸發(fā)電壓,另一方面可降低寄生SCR結(jié)構(gòu)中寄生BJT的電流增益,提高器件的維持電壓,增強抗閂鎖能力。利用TCAD仿真工具,分析與研究了這種新型器件在ESD應(yīng)力下的工作機理,驗證了器件設(shè)計的可行性。
【關(guān)鍵詞】：靜電放電防護 高壓集成電路 傳輸線脈沖測試 橫向擴散金屬氧化物半導體 可控硅
【學位授予單位】：江南大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN402
【目錄】：

• 摘要3-4
• Abstract4-8
• 第一章 緒論8-12
• 1.1 研究背景與意義8-9
• 1.2 國內(nèi)外研究現(xiàn)狀9-10
• 1.3 論文的主要研究內(nèi)容和架構(gòu)10-12
• 第二章 ESD防護基本單元的測試、特性及其TCAD仿真12-24
• 2.1 ESD模型12-14
• 2.2 ESD測試方法14-16
• 2.3 ESD設(shè)計窗口16-17
• 2.4 ESD防護基本單元的TCAD仿真17-22
• 2.4.1 二極管18-19
• 2.4.2 BJT19-20
• 2.4.3 MOS20
• 2.4.4 SCR20-22
• 2.4.5 LDMOS-SCR22
• 2.5 本章小結(jié)22-24
• 第三章 高壓雙向SCR結(jié)構(gòu)ESD防護器件的設(shè)計與研究24-39
• 3.1 高壓雙向SCR器件的TCAD仿真24-28
• 3.1.1 n-p-n阱型雙向SCR結(jié)構(gòu)24-27
• 3.1.2 p-n-p阱型雙向SCR結(jié)構(gòu)27-28
• 3.2 p阱接地n-p-n阱型雙向SCR結(jié)構(gòu)的設(shè)計與實現(xiàn)28-35
• 3.2.1 器件結(jié)構(gòu)的設(shè)計與實現(xiàn)28-30
• 3.2.2 器件的ESD防護特性分析30-32
• 3.2.3 p阱寬度對器件ESD防護性能的影響32-33
• 3.2.4 器件結(jié)構(gòu)的優(yōu)化與分析33-35
• 3.3 n阱接地的p-n-p阱型雙向SCR結(jié)構(gòu)的設(shè)計與分析35-37
• 3.3.1 器件結(jié)構(gòu)及其等效電路35-36
• 3.3.2 器件ESD防護特性的仿真與分析36-37
• 3.4 本章小結(jié)37-39
• 第四章 高壓LDMOS-SCR結(jié)構(gòu)ESD防護器件的設(shè)計與研究39-50
• 4.1 內(nèi)嵌反偏二極管的高壓ESD防護器件的設(shè)計與仿真39-47
• 4.1.1 器件設(shè)計及其制備39-40
• 4.1.2 內(nèi)嵌反偏二極管對LDMOS-SCR器件的影響40-44
• 4.1.3 內(nèi)嵌反偏二極管對SCR器件的影響44-47
• 4.2 PMOS管觸發(fā)高壓LDMOS-SCR器件的設(shè)計與仿真47-48
• 4.2.1 器件結(jié)構(gòu)設(shè)計47
• 4.2.2 PMOS管觸發(fā)高壓LDMOS-SCR器件的仿真分析47-48
• 4.3 本章小結(jié)48-50
• 第五章 總結(jié)與展望50-52
• 5.1 總結(jié)50-51
• 5.2 展望51-52
• 致謝52-53
• 參考文獻53-57
• 附錄: 作者在攻讀碩士學位期間發(fā)表的論文和申請的專利57

，

本文編號：913897