本文關鍵詞：基于均衡化算法的12bit高速低功耗Pipeline ADC研究

  更多相關文章： 流水線ADC 均衡化校正算法 高速高精度 低功耗 CMOS 40nm

【摘要】：隨著現(xiàn)代社會各領域對高速、高精度模擬數(shù)字轉換器的需求越來越緊迫,設計一款高精度和高速度的ADC顯得越來越重要。而因為國內的工藝基礎平臺不夠完善和電路設計能力的積累較少,在高速、高精度模擬數(shù)字轉換器的設計和產品實現(xiàn)中還存在很多難點,導致國內自主的高速高精度ADC的產品幾乎仍處于一片空白。本論文基于均衡化校正算法設計了12位1GS/s的低功耗Pipeline ADC。論文首先對均衡化校正算法建模,分析了均衡化算法的校正原理和實現(xiàn)方式,并對均衡化算法中的一些非理想因素進行建模分析。從而確定了基于均衡化算法的12位Pipeline ADC的分段結構,為2.5+2.5+2.5+6的結構。前三級為2.5位的MDAC,最后一級為6位的FLASH ADC。然后,對確定架構的Pipeline ADC的各個模塊進行建模分析,并完成主要電路模塊設計和仿真。在基于均衡化算法的12位1GS/s的低功耗Pipeline ADC的設計研究和分析后,采樣保持電路采用了閉環(huán)的運放結構。MDAC也是采用閉環(huán)運放的結構,并在其中增加了柵壓自舉開關以提高12位1GS/s的低功耗Pipeline ADC的線性度。同時還用Verilog A代碼編寫了基于均衡化校正算法的12位Pipeline ADC的一些輔助功能模塊的編寫�？紤]到實際MDAC中的各種非理想因素會使得運放的輸出端出現(xiàn)固定的差分失調,并且MDAC的不同分段區(qū)間的k值和常數(shù)項都不一樣。因此均衡化的校正算法在Pipeline ADC的實際電路應用中要進行驗證和改進。相應的均衡化算法會有對應的修改,比原來理想代碼驗證的算法要稍微復雜些,但主要的核心原理和算法沒有太大改變。用MATLAB代碼完成了均衡化算法的數(shù)字電路的模擬,驗證了基于均衡化算法的12位1GS/s的實際Pipeline ADC的驗證和研究。最后基于CMOS 40nm的工藝下,Pipelline ADC的實際電路的均衡化校正算法的驗證結果表明,該均衡化算法能實現(xiàn)單通道12位1GS/s的低功耗的Pipeline ADC的設計。在采樣頻率為1GS/s的超高頻率下,輸入信號的頻率為165.7MHz,Pipeline ADC的無雜散動態(tài)范圍(SFDR)為78.4dB,信號噪聲失真比(SNDR)為64.9 dB,有效位數(shù)為10.5位。電源電壓為2.5V,功耗為350mW。
【關鍵詞】：流水線ADC 均衡化校正算法 高速高精度 低功耗 CMOS 40nm
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN792
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 緒論10-14
• 1.1 研究背景和意義10-11
• 1.2 國內外的研究現(xiàn)狀11-13
• 1.3 本文的主要研究內容及論文結構13-14
• 第二章 ADC的基本結構、工作原理和參數(shù)指標14-23
• 2.1 常用的各種ADC的結構介紹14-19
• 2.1.1 并行式ADC14-15
• 2.1.2 折疊內插式ADC15-16
• 2.1.3 逐次逼近ADC16-17
• 2.1.4 Δ Σ 過采樣ADC17-18
• 2.1.5 Pipeline ADC18-19
• 2.2 模數(shù)轉換器的主要性能參數(shù)19-23
• 2.2.1 靜態(tài)性能19-21
• 2.2.2 動態(tài)性能21-23
• 第三章 均衡化算法的建模23-42
• 3.1 均衡化校正方法的原理23-37
• 3.1.1 均衡化校正算法的原理23-30
• 3.1.2 均衡化校正算法的建模30-37
• 3.2 影響均衡化校正算法的各種非理想因素37-42
• 3.2.1 時鐘jitter的影響37-38
• 3.2.2 運放有限帶寬的影響38
• 3.2.3 運放進入大信號區(qū)的影響38-40
• 3.2.4 比較器時延的影響40-42
• 第四章 主要模塊的電路實現(xiàn)和均衡化算法的驗證42-60
• 4.1 Pipeline ADC的各個模塊的參數(shù)指標推導42-52
• 4.1.1 各個噪聲參數(shù)的推到和電容大小的確立42-48
• 4.1.2 MDAC內部運放增益帶寬的確立48-50
• 4.1.3 采樣保持電路的指標確立50-52
• 4.2 關鍵單元電路的設計52-57
• 4.2.1 MDAC電路的設計52-57
• 4.2.2 采樣保持電路設計57
• 4.3 均衡化算法在實際電路應用的驗證57-60
• 4.3.1 均衡化算法驗證過程中的一些輔助模塊設計57-58
• 4.3.2 均衡化算法的實際電路驗證58-60
• 第五章 電路的仿真結果和均衡化算法的驗證結果60-66
• 5.1 各個電路模塊的仿真結果60-62
• 5.1.1 運放的仿真結果60-61
• 5.1.2 柵壓自舉開關的仿真結果61-62
• 5.2 Pipeline ADC均衡化算法的驗證結果和分析62-63
• 5.3 Pipeline ADC的功耗分析63-66
• 第六章 結論66-68
• 6.1 本文的主要工作和貢獻66
• 6.2 后續(xù)工作展望66-68
• 致謝68-69
• 參考文獻69-72
• 攻讀碩士學位期間取得的成果72-73

【參考文獻】

中國博士學位論文全文數(shù)據(jù)庫 前1條

1 李靖;超高速時間交織模數(shù)轉換器的研究與設計[D];電子科技大學;2014年

中國碩士學位論文全文數(shù)據(jù)庫 前1條

1 夏曉;自適應濾波器中LMS算法的研究及應用[D];北京郵電大學;2013年

，

本文編號：913328