本文關(guān)鍵詞：基于Verilog-A與Matlab的行為描述模型的CDR設(shè)計(jì)

  更多相關(guān)文章： Verilog-A Matlab 行為級(jí) 時(shí)鐘數(shù)據(jù)恢復(fù) 系統(tǒng)仿真

【摘要】：根據(jù)模擬集成電路系統(tǒng)級(jí)和行為級(jí)快速驗(yàn)證的需求,針對(duì)一種穿戴式超寬帶射頻接收前端的500 Mbps的時(shí)鐘數(shù)據(jù)恢復(fù)電路(CDR)進(jìn)行設(shè)計(jì).傳統(tǒng)CDR的Verilog-A模型一般是基于理想環(huán)路進(jìn)行環(huán)路參數(shù)的分析,誤差較大.利用Verilog-A與Matlab進(jìn)行行為級(jí)建模時(shí)將電荷泵充放電電流的大小和時(shí)間不匹配等非理想因素考慮進(jìn)來(lái),并進(jìn)行相位噪聲的擬合.行為級(jí)和電路級(jí)的對(duì)比仿真驗(yàn)證了行為級(jí)模型的快速性和準(zhǔn)確性,并對(duì)CDR電路級(jí)的設(shè)計(jì)具有前瞻性的指導(dǎo)意義.
【作者單位】： 桂林電子科技大學(xué)廣西精密導(dǎo)航技術(shù)與應(yīng)用重點(diǎn)實(shí)驗(yàn)室;桂林電子科技大學(xué)信息與通信學(xué)院;
【關(guān)鍵詞】： Verilog-A Matlab 行為級(jí) 時(shí)鐘數(shù)據(jù)恢復(fù) 系統(tǒng)仿真
【基金】：國(guó)家自然科學(xué)基金項(xiàng)目(61264001,61166004,61161003) 廣西自然科學(xué)基金項(xiàng)目(2013GXNSFAA019333) 研究生教育創(chuàng)新計(jì)劃資助項(xiàng)目(GDYCSZ201457)
【分類號(hào)】：TN402
【正文快照】： 1引言超深亞微米片上系統(tǒng)(SOC)促進(jìn)了穿戴式產(chǎn)品的迅速發(fā)展,而在人體表面復(fù)雜的信道環(huán)境下,擁有高速、準(zhǔn)確、豐富的多媒體數(shù)據(jù)傳輸能力越來(lái)越成為穿戴式產(chǎn)品發(fā)展的趨勢(shì).因此在設(shè)計(jì)作為穿戴式產(chǎn)品射頻接收機(jī)電路的核心模塊,即時(shí)鐘數(shù)據(jù)恢復(fù)電路(CDR)時(shí),快速計(jì)算并優(yōu)化環(huán)路參數(shù),

【參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前5條

1 羅志聰;方金花;;基于VerilogA的USB2.0物理層模型的研究與設(shè)計(jì)[J];四川大學(xué)學(xué)報(bào)(自然科學(xué)版);2014年02期

2 陳娟;陳鑫;;適用于數(shù)字鎖相環(huán)的快速建模方法[J];電子器件;2012年05期

3 許望洋;魏廷存;高武;段延亮;;延遲鎖相環(huán)的Verilog-A精確建模與仿真[J];微處理機(jī);2012年03期

4 肖杜;李永峰;朱小飛;李衛(wèi)民;;基于數(shù)模混合仿真的PLL系統(tǒng)設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2006年08期

5 朱樟明,張春朋,楊銀堂,付永朝;基于Verilog-A的模擬電路行為模型及仿真[J];電子器件;2003年04期

中國(guó)碩士學(xué)位論文全文數(shù)據(jù)庫(kù) 前1條

1 王穎;SerDes系統(tǒng)級(jí)設(shè)計(jì)及行為級(jí)驗(yàn)證[D];電子科技大學(xué);2012年

【共引文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 徐衛(wèi)林;吳迪;韋雪明;;基于Verilog-A與Matlab的行為描述模型的CDR設(shè)計(jì)[J];微電子學(xué)與計(jì)算機(jī);2016年06期

2 李莎;;基于0.11μm CMOS工藝的時(shí)域SAR模數(shù)轉(zhuǎn)換器[J];電子器件;2016年02期

3 羅志聰;孫奇燕;方金花;;支持熱拔插的高效率電荷泵設(shè)計(jì)[J];福建農(nóng)林大學(xué)學(xué)報(bào)(自然科學(xué)版);2016年02期

4 馬硝霞;萬(wàn)美琳;白創(chuàng);戴葵;;一種新的2.45GHz頻率綜合器設(shè)計(jì)與實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2014年07期

5 許軍;鄭紹陸;唐傳捚;耿力;;基于DSP的1kW單相光伏并網(wǎng)鎖相技術(shù)的研究[J];電子器件;2014年03期

6 譚先鋒;王祖麟;羅璐;張振利;;簡(jiǎn)易數(shù)字信號(hào)傳輸性能分析儀的設(shè)計(jì)[J];江西理工大學(xué)學(xué)報(bào);2013年05期

7 羅敏;王新勝;尹帥;;基于Verilog-A的流水線ADC雙余量曲線行為級(jí)建模[J];微電子學(xué);2010年06期

8 苑偉政;牛昊彬;常洪龍;馬炳和;;MEMS器件與電路共同仿真原型系統(tǒng)[J];光學(xué)精密工程;2010年10期

9 張鵬;陸偉成;童家榕;唐璞山;;基于設(shè)計(jì)規(guī)范匹配的數(shù)模混合電路自動(dòng)驗(yàn)證與優(yōu)化工具[J];微電子學(xué)與計(jì)算機(jī);2010年03期

10 吳浩;張一平;鄭堅(jiān)斌;;基于65nm工藝的超高速全數(shù)字鎖相環(huán)的設(shè)計(jì)和實(shí)現(xiàn)[J];微電子學(xué)與計(jì)算機(jī);2009年12期

【二級(jí)參考文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前8條

1 田歡歡;張海英;;全數(shù)字鎖相環(huán)非數(shù)字模塊仿真模型分析與建立[J];微電子學(xué)與計(jì)算機(jī);2011年11期

2 張大會(huì);張紅強(qiáng);王斐;傅興華;;2.06 GHz～3.43 GHz自校準(zhǔn)頻率綜合器設(shè)計(jì)[J];電子器件;2011年04期

3 林之恒;侯政雄;田秋霜;張永來(lái);高志強(qiáng);;一種LC型CMOS射頻帶通濾波器及其自動(dòng)調(diào)諧[J];電子器件;2010年06期

4 程知群;朱雪芳;周云芳;高俊君;徐勝軍;;鎖相環(huán)中克服非理想因素的鑒相器和電荷泵設(shè)計(jì)[J];電子器件;2010年04期

5 張U喸，

本文編號(hào)：898779