本文關鍵詞：基于測試結構的CMOS工藝可靠性評價方法研究

  更多相關文章： CMOS工藝 可靠性 參數(shù)化單元 測試結構 圖形庫

【摘要】：可靠性是集成電路能否成為產品的關鍵,集成電路廠商在進行集成電路設計時需要重點關注各種可靠性問題。對集成電路可靠性影響最大的是集成電路的制造工藝,但是設計者通常無法獲取直接的工藝可靠性參數(shù),因此探索一種間接的集成電路工藝可靠性評價方法很有必要。在集成電路的各種評價方法中,基于測試結構的評價方法使用測試結構和測試芯片完成工藝可靠性的評估,可以在沒有直接工藝參數(shù)的情況下評價工藝的可靠性水平。本文首先以集成電路的可靠性為切入點,研究了四種主要的CMOS集成電路可靠性問題,分別是熱載流子注入、負偏置溫度不穩(wěn)定性、經時擊穿和電遷移,描述了各種可靠性問題的基本物理機理,并總結了各種可靠性問題對集成電路的影響;然后,基于對這些可靠性問題的研究,結合測試結構的相關理論,提出了評價CMOS工藝可靠性的測試結構設計方案。測試結構包括三大類,分別是評價熱載流子注入和負偏置溫度不穩(wěn)定性的MOSFET,評價經時擊穿的MOS電容和評價電遷移的金屬線。由于測試結構的設計需要遵循特定的設計規(guī)則,如果針對每種工藝分別設計測試結構,會導致設計效率低。為了提高測試結構的設計效率,本文根據(jù)測試結構設計方案開發(fā)了一套基于Python語言的CMOS集成電路可靠性測試結構圖形庫,實現(xiàn)了測試結構版圖的自動生成。測試結構圖形庫中包含各種測試結構的參數(shù)化單元,可以根據(jù)用戶指定的參數(shù)自動生成對應的版圖。圖形庫的源代碼可以讀入不同工藝的設計規(guī)則,經過編譯后自動生成滿足各種工藝設計規(guī)則的測試結構圖形庫。測試結構圖形庫中還包含焊盤與連接線,大大增強了測試結構的實用性。最后,根據(jù)測試結構的測試要求,總結了各種可靠性測試的測試流程,并提出了一種基于半導體參數(shù)分析儀的自動化測試系統(tǒng)方案,為將來自動化測試系統(tǒng)的實現(xiàn)提供了理論基礎。
【關鍵詞】：CMOS工藝 可靠性 參數(shù)化單元 測試結構 圖形庫
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN406
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 緒論10-15
• 1.1 背景與意義10-11
• 1.2 CMOS工藝可靠性評價技術研究現(xiàn)狀11-13
• 1.2.1 國外研究現(xiàn)狀11-12
• 1.2.2 國內研究現(xiàn)狀12-13
• 1.3 本文的主要貢獻與創(chuàng)新13-14
• 1.4 本論文的結構安排14-15
• 第二章 CMOS工藝中的可靠性問題15-24
• 2.1 熱載流子注入15-18
• 2.1.1 熱載流子注入機理15-17
• 2.1.2 熱載流子注入的影響17-18
• 2.2 負偏置溫度不穩(wěn)定性18-20
• 2.2.1 負偏置溫度不穩(wěn)定性機理18-19
• 2.2.2 負偏置溫度不穩(wěn)定性的影響19-20
• 2.3 經時擊穿20-22
• 2.3.1 經時擊穿機理21
• 2.3.2 經時擊穿效應的影響21-22
• 2.4 電遷移22-23
• 2.4.1 電遷移機理22-23
• 2.4.2 電遷移的影響23
• 2.5 本章小結23-24
• 第三章 CMOS工藝可靠性測試結構的自動化實現(xiàn)24-36
• 3.1 CMOS工藝可靠性測試結構概述24-31
• 3.1.1 MOSFET類測試結構的設計25-26
• 3.1.2 MOS電容類測試結構的設計26-27
• 3.1.3 金屬線類測試結構的設計27-31
• 3.1.3.1 金屬線端口連接方式27-28
• 3.1.3.2 線寬28-29
• 3.1.3.3 線長29
• 3.1.3.4 測試線與連接線的組合29-30
• 3.1.3.5 突出檢測30-31
• 3.1.3.6 金屬線測試結構設計方案31
• 3.2 CMOS工藝可靠性測試結構版圖的自動化實現(xiàn)31-35
• 3.2.1 版圖的自動化生成32-34
• 3.2.2 CMOS工藝可靠性測試結構圖形庫設計要求34-35
• 3.3 本章小結35-36
• 第四章 CMOS工藝可靠性測試結構圖形庫的設計36-66
• 4.1 參數(shù)化單元設計與應用36-37
• 4.2 基于Python語言的參數(shù)化單元庫設計方法37-38
• 4.2.1 面向對象編程與Python語言37-38
• 4.2.2 OpenAccess數(shù)據(jù)庫38
• 4.3 基于Python語言開發(fā)參數(shù)化單元庫38-40
• 4.4 參數(shù)化單元設計流程40-44
• 4.4.1 設計規(guī)則輸入41-42
• 4.4.1.1 Santana工藝文件41
• 4.4.1.2 Santana圖層顯示文件41-42
• 4.4.2 參數(shù)定義42-43
• 4.4.3 參數(shù)處理43
• 4.4.4 版圖生成43-44
• 4.5 MOSFET基本單元的設計44-49
• 4.5.1 MOSFET基本單元參數(shù)設置45-46
• 4.5.2 版圖生成46-49
• 4.6 基于MOSFET基本單元構建MOSFET器件參數(shù)化單元49-57
• 4.6.1 MOSFET參數(shù)設置50-51
• 4.6.2 版圖生成51-57
• 4.6.2.1 MOSFET基本單元的疊放51-54
• 4.6.2.2 MOSFET的連線54-56
• 4.6.2.3 創(chuàng)建接觸環(huán)56-57
• 4.7 基于MOSFET單元創(chuàng)建MOS電容單元57
• 4.8 電遷移測試結構參數(shù)化單元的設計57-59
• 4.8.1 電遷移測試結構的參數(shù)設置58
• 4.8.2 電遷移測試結構版圖的生成58-59
• 4.9 測試結構與焊盤的連接59-61
• 4.10 測試結構模塊的生成61-63
• 4.11 測試結構圖形庫的使用63-65
• 4.12 本章小結65-66
• 第五章 CMOS工藝可靠性自動化測試系統(tǒng)設計66-79
• 5.1 CMOS工藝可靠性測試系統(tǒng)設計66-69
• 5.1.1 測試系統(tǒng)構成66-69
• 5.1.1.1 半導體參數(shù)分析儀67
• 5.1.1.2 探針卡67-68
• 5.1.1.3 開關矩陣68-69
• 5.1.1.4 恒溫箱與熱板69
• 5.2 CMOS工藝可靠性測試流程69-73
• 5.2.1 熱載流子注入測試流程69-70
• 5.2.2 負偏置溫度不穩(wěn)定性測試流程70-71
• 5.2.3 經時擊穿測試流程71-72
• 5.2.4 電遷移測試流程72-73
• 5.3 半導體參數(shù)分析儀的自動化控制73-78
• 5.3.1 半導體參數(shù)分析儀的編程功能73-74
• 5.3.2 測試儀器自動化控制74-78
• 5.3.2.1 iC的自動控制原理74-75
• 5.3.2.2 使用iC完成自動化測試75-78
• 5.4 本章小結78-79
• 第六章 全文總結與展望79-81
• 6.1 全文總結79
• 6.2 后續(xù)工作展望79-81
• 致謝81-82
• 參考文獻82-88
• 攻讀碩士學位期間取得的成果88-89

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 張永紅;畢燁;馮培昌;;標準互連線性能參數(shù)的測試結構設計與實現(xiàn)[J];半導體技術;2010年03期

2 張波;潘偉偉;葉翼;鄭勇軍;史崢;嚴曉浪;;基于模塊化單元的測試結構陣列設計及其應用[J];浙江大學學報(工學版);2013年05期

3 杜支華;IC工藝流程檢測[J];微電子技術;1998年Z1期

4 李開偉;向東;;改進的掃描森林測試結構[J];清華大學學報(自然科學版);2006年01期

5 許高斌,黃慶安,李偉華;微加工多晶硅薄膜熱導率T型測試結構的設計與模擬[J];儀器儀表學報;2005年09期

6 霍建琴;馮飛;王文榮;戈肖鴻;李鐵;王躍林;;微米尺度溫差測試結構的研究[J];傳感器與微系統(tǒng);2012年11期

7 戚麗娜;許高斌;黃慶安;;范德堡多晶硅熱導率的測試結構[J];固體電子學研究與進展;2005年04期

8 許川佩;王征;黃青萍;;SOC測試結構優(yōu)化研究[J];半導體技術;2007年06期

9 顏學龍,潘鵬程;基于IP核的芯片級測試結構研究[J];半導體技術;2005年09期

10 邵晶波;付永慶;劉曉曉;;3D SoC測試結構優(yōu)化與測試調度的博弈模型[J];小型微型計算機系統(tǒng);2013年10期

中國重要會議論文全文數(shù)據(jù)庫 前4條

1 王璽;何怡剛;劉美容;蘇曠宇;;基于SOC嵌入式核測試結構的研究[A];第四屆中國測試學術會議論文集[C];2006年

2 顏學龍;李明太;李志娟;;基于遺傳算法的SoC測試測試結構優(yōu)化[A];2007'儀表，，自動化及先進集成技術大會論文集（一）[C];2007年

3 歐陽海燕;徐長明;李少青;邢座程;盛葉鵬;;基于LBIST與JTAG結合的流水線測試結構設計[A];第十六屆計算機工程與工藝年會暨第二屆微處理器技術論壇論文集[C];2012年

4 周敏;李少青;;CPU測試結構的設計和實現(xiàn)[A];第三屆中國測試學術會議論文集[C];2004年

中國博士學位論文全文數(shù)據(jù)庫 前4條

1 陳利生;納米工藝集成電路成品率專用測試結構設計方法研究[D];浙江大學;2014年

2 張波;測試芯片自動化設計與集成電路成品率提升研究[D];浙江大學;2012年

3 潘偉偉;納米工藝集成電路可尋址測試芯片設計方法研究[D];浙江大學;2012年

4 陸思安;可復用IP核以及系統(tǒng)芯片SOC的測試結構研究[D];浙江大學;2003年

中國碩士學位論文全文數(shù)據(jù)庫 前10條

1 劉洋;基于測試結構的CMOS工藝可靠性評價方法研究[D];電子科技大學;2016年

2 胡雄;集成電路成品率測試結構自動實現(xiàn)與研究[D];浙江大學;2010年

3 高盼盼;用于納米集成電路可制造性設計的測試結構版圖生成器設計[D];合肥工業(yè)大學;2009年

4 邵康鵬;測試芯片設計的自動分配算法研究[D];浙江大學;2013年

5 李曉鵬;MEMS幾何學及電學PCM參數(shù)電提取研究[D];東南大學;2006年

6 周明;32納米器件漏電失效準確性的判別方法研究[D];復旦大學;2011年

7 王飛;基于IP核測試復用的SoC測試結構研究與設計[D];解放軍信息工程大學;2008年

8 魏永成;X處理器調測試結構的設計與實現(xiàn)[D];國防科學技術大學;2009年

9 章勝;GHz級數(shù)字模塊的測試結構設計與實現(xiàn)[D];國防科學技術大學;2011年

10 韋劍;SU-8膠薄膜應力梯度測量方法研究[D];南京師范大學;2014年

本文編號：853371