本文關鍵詞：最優(yōu)投影平面方法一維距離像目標識別的FPGA設計與實現(xiàn)

  更多相關文章： 一維距離像目標識別 最優(yōu)投影平面方法 FPGA 矩陣乘法 矩陣求逆

【摘要】：隨著高分辨率雷達的出現(xiàn),雷達目標識別技術也得到了快速的發(fā)展。可以將雷達目標識別大致分為一維距離像目標識別與二維像目標識別兩種,其中一維像目標識別技術與二維像目標識別技術相比有著實現(xiàn)相對簡單,數(shù)據(jù)量較小且易實時處理等優(yōu)點。在一維像識別算法中,最優(yōu)投影平面方法實現(xiàn)相對簡單,且在目標種類較多時仍能保持較高識別率。因此在硬件上實現(xiàn)基于最優(yōu)投影平面方法的雷達距離一維像目標識別算法具有很高的軍事價值以及民用價值。本文針對基于最優(yōu)投影平面一維像識別算法的FPGA實現(xiàn)展開研究,主要內(nèi)容包括:1、簡單介紹了雷達一維像的特點及數(shù)據(jù)預處理方法,對基于最優(yōu)投影平面方法的雷達距離一維像目標識別算法進行了相關分析完成了其在MATLAB上的仿真實驗。2、完成了基本浮點數(shù)運算單元的FPGA設計與實現(xiàn)研究,主要包括基于雙通道方法的浮點數(shù)加(減)法器、浮點數(shù)乘法器設計、基于Goldschmid算法的浮點數(shù)除法器以及基于泰勒級數(shù)逼近方法的浮點數(shù)開方器等單元模塊。所有模塊均具有較高的設計精度并符合流水線結構。3、基于最優(yōu)投影平面特征提取與建庫需求研究了浮點數(shù)矩陣乘法器的FPGA設計與實現(xiàn),包括浮點數(shù)累加器、浮點數(shù)向量點乘器與空間并行式的浮點數(shù)矩陣乘法器。并討論了高階矩陣乘法器的FPGA設計方法。研究了浮點數(shù)矩陣求逆運算的FPGA設計方法,實現(xiàn)了基于分塊矩陣迭代的矩陣求逆、基于矩陣分解的矩陣求逆以及基于分塊LU分解的矩陣求逆等硬件模塊。同時給出了矩陣LU分解與三角矩陣求逆的FPGA設計方法。在前人基礎上將矩陣乘法的實現(xiàn)階數(shù)提高至16階,將矩陣求逆運算的實現(xiàn)階數(shù)提高至8階。所有模塊均進行了相關的實現(xiàn)與仿真。4、對基于最優(yōu)投影平面方法的雷達距離一維像實時識別系統(tǒng)進行了FPGA設計與實現(xiàn),給出了待識別目標投影電路與分類判決電路的FPGA設計方法。對系統(tǒng)設計進行了功能仿真,并將硬件仿真結果與Matlab仿真結果進行了對比。經(jīng)測試該系統(tǒng)兼具較高的運算精度與較小的系統(tǒng)延時。
【關鍵詞】：一維距離像目標識別 最優(yōu)投影平面方法 FPGA 矩陣乘法 矩陣求逆
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN957.52;TN791
【目錄】：

• 摘要5-6
• ABSTRACT6-10
• 第一章 緒論10-14
• 1.1 研究背景及意義10
• 1.2 國內(nèi)外研究現(xiàn)狀10-12
• 1.2.1 一維像識別10-11
• 1.2.2 一維像識別的硬件實現(xiàn)11-12
• 1.3 FPGA技術概要12-13
• 1.4 論文安排及主要研究內(nèi)容13-14
• 第二章 基于最優(yōu)投影平面的目標識別算法分析14-21
• 2.1 一維距離像的特點與數(shù)據(jù)的預處理14-15
• 2.2 最優(yōu)投影平面15-16
• 2.3 基于最優(yōu)投影平面的兩類目標識別方法16-17
• 2.4 基于最優(yōu)投影平面的多類目標識別方法17-18
• 2.5 最優(yōu)投影平面算法仿真實驗18-20
• 2.6 本章小結20-21
• 第三章 基本浮點運算單元的FPGA設計與實現(xiàn)21-38
• 3.1 FPGA芯片介紹21-22
• 3.2 IEEE-754標準單精度浮點數(shù)22-23
• 3.3 浮點數(shù)加法器的FPGA設計方法23-26
• 3.3.1 設計方法說明23-25
• 3.3.2 浮點數(shù)加法器模塊仿真25-26
• 3.4 浮點數(shù)減法器的FPGA設計方法26-27
• 3.4.1 浮點數(shù)減法器模塊仿真26-27
• 3.5 浮點數(shù)乘法器的FPGA設計27-29
• 3.5.1 設計方法說明27-28
• 3.5.2 浮點數(shù)乘法器模塊仿真28-29
• 3.6 浮點數(shù)除法器的FPGA設計方法29-33
• 3.6.1 設計方法說明29-31
• 3.6.2 Goldschmid算法理論分析與定點數(shù)除法器設計方法說明31-32
• 3.6.3 浮點數(shù)除法器模塊仿真32-33
• 3.7 浮點數(shù)開方器的FPGA設計方法33-36
• 3.7.1 泰勒逼近求平方根理論分析34
• 3.7.2 設計方法說明34-35
• 3.7.3 浮點數(shù)開方器模塊仿真35-36
• 3.8 本章小結36-38
• 第四章 特征提取與建庫的FPGA設計研究38-72
• 4.1 最優(yōu)投影平面方法特征提取與建庫的硬件設計分析38-41
• 4.1.1 類內(nèi)散布矩陣計算的FPGA設計實現(xiàn)分析38-39
• 4.1.2 最優(yōu)投影平面與庫模板矢量計算的FPGA設計實現(xiàn)分析39-41
• 4.1.3 基于FPGA的算法實現(xiàn)任務分析41
• 4.2 浮點數(shù)矩陣乘法器的FPGA設計與研究41-53
• 4.2.1 浮點數(shù)累加器的FPGA設計方法41-45
• 4.2.2 浮點數(shù)向量點乘器的FPGA設計方法45-47
• 4.2.3 浮點數(shù)矩陣乘法器的FPGA設計方法47-52
• 4.2.4 高階浮點數(shù)矩陣乘法器的FPGA設計方法討論52-53
• 4.3 FPGA浮點數(shù)矩陣求逆的設計與研究53-71
• 4.3.1 基于分塊矩陣迭代的矩陣求逆設計方法53-58
• 4.3.2 基于矩陣分解的矩陣求逆設計方法58-65
• 4.3.3 基于分塊矩陣的LU分解的矩陣求逆設計方法65-71
• 4.4 本章小結71-72
• 第五章 目標實時識別的FPGA實現(xiàn)72-81
• 5.1 目標識別系統(tǒng)架構72-75
• 5.1.1 待識別目標一維像投影72-74
• 5.1.2 分類判決電路設計74-75
• 5.2 目標識別系統(tǒng)仿真75-80
• 5.2.1 Matlab仿真實驗76-78
• 5.2.2 Modelsim仿真實驗78-80
• 5.3 本章小節(jié)80-81
• 第六章 總結與展望81-83
• 6.1 全文工作總結81-82
• 6.2 后續(xù)工作展望82-83
• 致謝83-84
• 參考文獻84-86

【相似文獻】

中國期刊全文數(shù)據(jù)庫 前4條

1 張錚;李愛光;毛玉柱;;無縫GIS中投影庫研究[J];測繪通報;2010年10期

2 牛瑞濤;張錚;;無縫GIS中投影庫研究[J];測繪與空間地理信息;2010年05期

3 田勁東,彭翔;位錯點陣投影的三維數(shù)字成像[J];光學學報;2005年10期

4 ;[J];;年期

中國重要報紙全文數(shù)據(jù)庫 前2條

1 《計算機世界》評測實驗室 郭見洌;用“投”說話[N];計算機世界;2006年

2 波波　編譯;可穿戴電腦的新世界[N];網(wǎng)絡世界;2012年

中國碩士學位論文全文數(shù)據(jù)庫 前4條

1 汪穎立;最優(yōu)投影平面方法一維距離像目標識別的FPGA設計與實現(xiàn)[D];電子科技大學;2016年

2 湯，

本文編號：807222