發(fā)布時間：2017-09-04 08:24

  本文關(guān)鍵詞：一款基于SPARC V8指令集體系結(jié)構(gòu)的系統(tǒng)芯片的功能驗(yàn)證

  更多相關(guān)文章： 可擴(kuò)展處理器架構(gòu) 系統(tǒng)芯片 功能驗(yàn)證 指令集體系結(jié)構(gòu) 功能點(diǎn)

【摘要】：處理器的設(shè)計越來越復(fù)雜,如何對處理器進(jìn)行完備的功能驗(yàn)證面臨著巨大的挑戰(zhàn).針對一款基于可擴(kuò)展處理器架構(gòu)(scalable processor architecture,SPARC)V8指令集體系結(jié)構(gòu)的系統(tǒng)芯片進(jìn)行驗(yàn)證,提取了該芯片的驗(yàn)證功能點(diǎn),搭建了結(jié)果自動比對的驗(yàn)證平臺.該平臺采用定向測試用例生成和約束隨機(jī)測試用例生成相結(jié)合的方式產(chǎn)生測試用例以支持各種功能場景的驗(yàn)證.項(xiàng)目仍處于驗(yàn)證實(shí)施過程中,目前已設(shè)計了170個測試用例,對125個驗(yàn)證功能點(diǎn)中的109個進(jìn)行了覆蓋,達(dá)到了84%的功能覆蓋率,并發(fā)現(xiàn)了7處設(shè)計錯誤.
【作者單位】： 湘潭大學(xué)信息工程學(xué)院;中國科學(xué)院計算技術(shù)研究所計算機(jī)體系結(jié)構(gòu)國家重點(diǎn)實(shí)驗(yàn)室;
【關(guān)鍵詞】： 可擴(kuò)展處理器架構(gòu) 系統(tǒng)芯片 功能驗(yàn)證 指令集體系結(jié)構(gòu) 功能點(diǎn)
【基金】：國家自然科學(xué)基金項(xiàng)目(61432017)
【分類號】：TN407
【正文快照】： 伴隨著集成電路工藝的快速發(fā)展,集成電路特別是處理器的設(shè)計規(guī)模和功能復(fù)雜度越來越大,功能驗(yàn)證成為了集成電路設(shè)計過程中非常重要的環(huán)節(jié),并且已經(jīng)成為設(shè)計流程中的瓶頸[1-2].功能驗(yàn)證是為了確認(rèn)設(shè)計的實(shí)現(xiàn)和系統(tǒng)要求的行為規(guī)范是否一致.現(xiàn)階段經(jīng)常使用的功能驗(yàn)證方法主要有兩

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前7條

1 本刊編輯部;IBM公布其新的IBM RT PC產(chǎn)品[J];計算機(jī)工程與設(shè)計;1986年05期

2 包云程;梁阿磊;管海兵;;動態(tài)二進(jìn)制翻譯基礎(chǔ)平臺CrossBit的設(shè)計與實(shí)現(xiàn)[J];計算機(jī)工程;2007年23期

3 黃聰會;陳靖;羅樵;張黎;郭一辰;;面向二進(jìn)制移植的虛擬化技術(shù)[J];計算機(jī)應(yīng)用研究;2012年11期

4 李根;盧凱;張英;盧錫城;馮華;張巍;;Hunter:一種指令集體系結(jié)構(gòu)無關(guān)的二進(jìn)制級動態(tài)測試用例生成技術(shù)[J];計算機(jī)工程與科學(xué);2011年04期

5 王蕾,陸洪毅,王進(jìn),戴葵,王志英;一種面向嵌入式應(yīng)用的片上系統(tǒng):騰躍-1[J];電子學(xué)報;2005年11期

6 張西超;郭向英;趙雷;;TCG動態(tài)二進(jìn)制翻譯技術(shù)研究[J];計算機(jī)應(yīng)用與軟件;2013年11期

7 ;[J];;年期

，

本文編號：790405