本文關(guān)鍵詞：面向胚胎型仿生硬件的電路劃分算法研究

  更多相關(guān)文章： 電路劃分 胚胎電子 超圖 布線 時序約束

【摘要】：胚胎型仿生硬件(簡稱胚胎電子)是一種具備故障自主修復(fù)功能的數(shù)字集成電路。該電路借鑒了細胞學(xué)中冗余備份思想,采用了陣列化設(shè)計,使陣列中的每個電路模塊(簡稱細胞)都具備通用的硬件結(jié)構(gòu),當(dāng)工作細胞發(fā)生故障時可由冗余細胞替換,節(jié)省了離線維修成本。但是,該電路存在兩個問題:一是布線資源增加導(dǎo)致的芯片面積開銷過大,二是關(guān)鍵路徑時延增加導(dǎo)致的設(shè)計無法滿足時序約束。為了解決這兩個問題,本文基于超圖理論分別提出了面積最優(yōu)的Min Wire劃分算法和時序最優(yōu)的Max Freq劃分算法,分別降低了互連線數(shù)量,縮短了關(guān)鍵時延路徑。ISCAS89測試集的電路劃分結(jié)果表明,和現(xiàn)有的h Metis、FM、VPack電路劃分算法相比,本文提出的Min Wire算法和Max Freq算法分別在面積優(yōu)化方面和時序優(yōu)化方面達到了最優(yōu)。胚胎電子的終極目標(biāo)是實現(xiàn)專用集成芯片,為了達到芯片工藝需求,細胞陣列應(yīng)該既滿足時序約束,還具有較少的布線數(shù)量。本文結(jié)合Min Wire算法和Max Freq算法的優(yōu)勢,實現(xiàn)了時序約束下面積最優(yōu)的Best Perf劃分算法,折衷了布線數(shù)量和關(guān)鍵路徑時延兩項標(biāo),使劃分結(jié)果的綜合性能得到改善。本文將Bio RS232仿生硬件的發(fā)數(shù)模塊作為算法應(yīng)用對象,以細胞陣列的線網(wǎng)面積、關(guān)鍵路徑時延以及配置存儲器利用率作為優(yōu)化指標(biāo),對比分析了Best Perf和h Metis、FM、VPack算法的劃分效果。Design Compiler的分析報告表明,在對BioRS232的發(fā)數(shù)模塊的劃分結(jié)果中,Best Perf算法在綜合性能方面表現(xiàn)最優(yōu)。
【關(guān)鍵詞】：電路劃分 胚胎電子 超圖 布線 時序約束
【學(xué)位授予單位】：哈爾濱工業(yè)大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN431.2
【目錄】：

• 摘要4-5
• ABSTRACT5-9
• 第1章 緒論9-20
• 1.1 課題背景及研究的目的和意義9-13
• 1.1.1 胚胎電子系統(tǒng)的產(chǎn)生9
• 1.1.2 細胞陣列的劃分問題9-13
• 1.2 國內(nèi)外在該方向的研究現(xiàn)狀及分析13-17
• 1.2.1 國外研究現(xiàn)狀13-14
• 1.2.2 國內(nèi)研究現(xiàn)狀14-16
• 1.2.3 現(xiàn)狀分析16-17
• 1.3 主要研究內(nèi)容及論文結(jié)構(gòu)17-20
• 第2章 電路的圖論模型20-28
• 2.1 引言20
• 2.2 從硬件描述語言到有向圖的轉(zhuǎn)換20-22
• 2.3 C++的面向?qū)ο笤O(shè)計：電路的超圖22-24
• 2.4 YED圖模型編輯器：有向圖的可視化24-27
• 2.5 本章小結(jié)27-28
• 第3章 面積優(yōu)先的劃分算法研究28-52
• 3.1 面積優(yōu)化的需求分析28-29
• 3.2 布線代價的數(shù)學(xué)模型29-30
• 3.3 降低布線代價的劃分算法設(shè)計30-50
• 3.3.1 劃分算法總體設(shè)計30-33
• 3.3.2 二劃分算法設(shè)計33-38
• 3.3.3 劃分效果的對比分析38-50
• 3.4 小結(jié)50-52
• 第4章 時序優(yōu)先的劃分算法研究52-73
• 4.1 時序優(yōu)化的需求分析52-55
• 4.2 時延參數(shù)的確定55-59
• 4.2.1 基本邏輯單元的時延參數(shù)56-57
• 4.2.2 細胞單元的時延參數(shù)57-59
• 4.3 關(guān)鍵路徑的提取59-62
• 4.3.1 時序路徑的打散59-61
• 4.3.2 最大路徑傳播時延計算61-62
• 4.4 降低關(guān)鍵路徑時延的劃分算法設(shè)計62-72
• 4.4.1 總體設(shè)計62-63
• 4.4.2 塌縮策略的改變：路徑優(yōu)先搜索63-65
• 4.4.3 初始劃分的改變：路徑等距分割65-66
• 4.4.4 劃分效果的對比分析66-72
• 4.5 小結(jié)72-73
• 第5章 綜合性能最優(yōu)的劃分算法研究73-80
• 5.1 綜合性能的需求分析73
• 5.2 兩種劃分方式的優(yōu)勢分析73-74
• 5.3 時序約束下的面積最優(yōu)算法設(shè)計74-78
• 5.3.1 算法設(shè)計74-76
• 5.3.2 性能測試76-78
• 5.4 小結(jié)78-80
• 第6章 實例應(yīng)用：串口通信自修復(fù)電路的設(shè)計優(yōu)化80-98
• 6.1 引言80
• 6.2 串口通信電路的仿生硬件設(shè)計80-85
• 6.2.1 胚胎電子細胞陣列80-81
• 6.2.2 修復(fù)策略81
• 6.2.3 配置存儲器設(shè)計81-82
• 6.2.4 板級驗證82-84
• 6.2.5 現(xiàn)有硬件設(shè)計的問題分析84-85
• 6.3 配置存儲器的改進85-86
• 6.3.1 多地址并行讀取85
• 6.3.2 消除不確定反饋85-86
• 6.4 劃分結(jié)果的工藝映射86-90
• 6.5 劃分算法的優(yōu)化分析90-96
• 6.5.1 DC綜合與分析方法90-93
• 6.5.2 劃分效果的對比分析93-96
• 6.6 小結(jié)96-98
• 結(jié)論98-100
• 參考文獻100-107
• 攻讀碩士學(xué)位期間發(fā)表的論文及其它成果107-109
• 致謝109

，

本文編號：645485