論硅基CMOS工藝的微電子生產(chǎn)技術(shù)
發(fā)布時(shí)間:2014-07-30 09:18
21世紀(jì),起碼是21世紀(jì)上半葉,微電子生產(chǎn)技術(shù)仍將以尺寸不斷縮小的硅基CMOS工藝技術(shù)為主流。盡管微電子學(xué)在化合物和其它新材料方面的研究取得了很大進(jìn)展;但還不具備替代硅基工藝的條件。根據(jù)科學(xué)技術(shù)的發(fā)展規(guī)律,一種新技術(shù)從誕生到成為主流技術(shù)一般需要20到30年的時(shí)間,硅集成電路技術(shù)自1947年發(fā)明晶體管1958年發(fā)明集成電路,到60年代末發(fā)展成為大產(chǎn)業(yè)也經(jīng)歷了20多年的時(shí)間。另外,全世界數(shù)以萬億美元計(jì)的設(shè)備和技術(shù)投入,已使硅基工藝形成非常強(qiáng)大的產(chǎn)業(yè)能力;同時(shí),長期的科研投入已使人們對(duì)硅及其衍生物各種屬性的了解達(dá)到十分深入、十分透徹的地步,成為自然界100多種元素之最,這是非常寶貴的知識(shí)積累。產(chǎn)業(yè)能力和知識(shí)積累決定了硅基工藝起碼將在50年內(nèi)仍起重要作用,人們不會(huì)輕易放棄。
微電子技術(shù)發(fā)展的目標(biāo)是不斷提高集成系統(tǒng)的性能及性能價(jià)格比,因此便要求提高芯片的集成度,這是不斷縮小半導(dǎo)體器件特征尺寸的動(dòng)力源泉。以MOS技術(shù)為例,溝道長度縮小可以提高集成電路的速度;同時(shí)縮小溝道長度和寬度還可減小器件尺寸,提高集成度,從而在芯片上集成更多數(shù)目的晶體管,將結(jié)構(gòu)更加復(fù)雜、性能更加完善的電子系統(tǒng)集成在一個(gè)芯片上;此外,隨著集成度的提高,系統(tǒng)的速度和可靠性也大大提高,價(jià)格大幅度下降。由于片內(nèi)信號(hào)的延遲總小于芯片間的信號(hào)延遲,這樣在器件尺寸縮小后,即使器件本身的性能沒有提高,整個(gè)集成系統(tǒng)的性能也可以得到很大的提高。
自1958年集成電路發(fā)明以來,為了提高電子系統(tǒng)的性能,降低成本,微電子器件的特征尺寸不斷縮小,加工精度不斷提高,同時(shí)硅片的面積不斷增大,F(xiàn)在,0.18微米CMOS工藝技術(shù)已成為微電子產(chǎn)業(yè)的主流技術(shù),0.035微米乃至0.020微米的器件已在實(shí)驗(yàn)室中制備成功,研究工作已進(jìn)入亞0.1微米技術(shù)階段,相應(yīng)的柵氧化層厚度只有2.0~1.0nm。預(yù)計(jì)到2010年,特征尺寸為0.05~0.07微米的64GDRAM產(chǎn)品將投入批量生產(chǎn)。
目前很多人認(rèn)為當(dāng)微電子技術(shù)的特征尺寸在2015年達(dá)到0.030~0.015微米的“極限”之后,將是硅技術(shù)時(shí)代的結(jié)束,這實(shí)際上是一種誤解。且不說微電子技術(shù)除了以特征尺寸為代表的加工工藝技術(shù)之外,還有設(shè)計(jì)技術(shù)、系統(tǒng)結(jié)構(gòu)等方面需要進(jìn)一步的大力發(fā)展,這些技術(shù)的發(fā)展必將使微電子產(chǎn)業(yè)繼續(xù)高速增長。即使是加工工藝技術(shù),很多著名的微電子學(xué)家也預(yù)測,微電子產(chǎn)業(yè)將于2030年左右步入像汽車工業(yè)、航空工業(yè)這樣的比較成熟的朝陽工業(yè)領(lǐng)域。即使微電子產(chǎn)業(yè)步入汽車、航空等成熟工業(yè)領(lǐng)域,它仍將保持快速發(fā)展趨勢,就像汽車、航空工業(yè)已經(jīng)發(fā)展了50多年仍極具發(fā)展?jié)摿σ粯印?br /> 隨著器件的特征尺寸越來越小,不可避免地會(huì)遇到器件結(jié)構(gòu)、關(guān)鍵工藝、集成技術(shù)以及材料等方面的一系列問題,究其原因,主要是:對(duì)其中的物理規(guī)律等科學(xué)問題的認(rèn)識(shí)還停留在集成電路誕生和發(fā)展初期所形成的經(jīng)典或半經(jīng)典理論基礎(chǔ)上,這些理論適合于描述微米量級(jí)的微電子器件,筆耕論文,但對(duì)空間尺度為納米量級(jí)、空間尺度為飛秒量級(jí)的系統(tǒng)芯片中的新器件則難以適用;在材料體系上,SiO2柵介質(zhì)材料、多晶硅/硅化物柵電極等傳統(tǒng)材料由于受到材料特性的制約,已無法滿足亞50納米器件及電路的需求;同時(shí)傳統(tǒng)器件結(jié)構(gòu)也已無法滿足亞50納米器件的要求,必須發(fā)展新型的器件結(jié)構(gòu)和微細(xì)加工、互連、集成等關(guān)鍵工藝技術(shù)。具體的需要?jiǎng)?chuàng)新和重點(diǎn)發(fā)展的領(lǐng)域包括:基于介觀和量子物理基礎(chǔ)的半導(dǎo)體器件的輸運(yùn)理論、器件模型、模擬和仿真軟件,新型器件結(jié)構(gòu),高k柵介質(zhì)材料和新型柵結(jié)構(gòu),電子束步進(jìn)光刻、13nmEUV光刻、超細(xì)線條刻蝕,SOI、GeSi/Si等與硅基工藝兼容的新型電路,低K介質(zhì)和Cu互連以及量子器件和納米電子器件的制備和集成技術(shù)等。
在微電子技術(shù)發(fā)展的前50年,創(chuàng)新起到了決定性的作用,而今后微電子技術(shù)的發(fā)展仍將依賴于一系列創(chuàng)新性成果的出現(xiàn)。我們認(rèn)為:目前微電子技術(shù)已經(jīng)發(fā)展到了一個(gè)很關(guān)鍵的時(shí)期,21世紀(jì)上半葉,也就是今后50年微電子技術(shù)的發(fā)展趨勢和主要的創(chuàng)新領(lǐng)域主要有以下四個(gè)方面:以硅基CMOS電路為主流工藝;系統(tǒng)芯片(System On A Chip,SOC)為發(fā)展重點(diǎn);量子電子器件和以分子(原子)自組裝技術(shù)為基礎(chǔ)的納米電子學(xué);與其他學(xué)科的結(jié)合誕生新的技術(shù)增長點(diǎn),如MEMS,DNA Chip等。
本文編號(hào):6432
微電子技術(shù)發(fā)展的目標(biāo)是不斷提高集成系統(tǒng)的性能及性能價(jià)格比,因此便要求提高芯片的集成度,這是不斷縮小半導(dǎo)體器件特征尺寸的動(dòng)力源泉。以MOS技術(shù)為例,溝道長度縮小可以提高集成電路的速度;同時(shí)縮小溝道長度和寬度還可減小器件尺寸,提高集成度,從而在芯片上集成更多數(shù)目的晶體管,將結(jié)構(gòu)更加復(fù)雜、性能更加完善的電子系統(tǒng)集成在一個(gè)芯片上;此外,隨著集成度的提高,系統(tǒng)的速度和可靠性也大大提高,價(jià)格大幅度下降。由于片內(nèi)信號(hào)的延遲總小于芯片間的信號(hào)延遲,這樣在器件尺寸縮小后,即使器件本身的性能沒有提高,整個(gè)集成系統(tǒng)的性能也可以得到很大的提高。
自1958年集成電路發(fā)明以來,為了提高電子系統(tǒng)的性能,降低成本,微電子器件的特征尺寸不斷縮小,加工精度不斷提高,同時(shí)硅片的面積不斷增大,F(xiàn)在,0.18微米CMOS工藝技術(shù)已成為微電子產(chǎn)業(yè)的主流技術(shù),0.035微米乃至0.020微米的器件已在實(shí)驗(yàn)室中制備成功,研究工作已進(jìn)入亞0.1微米技術(shù)階段,相應(yīng)的柵氧化層厚度只有2.0~1.0nm。預(yù)計(jì)到2010年,特征尺寸為0.05~0.07微米的64GDRAM產(chǎn)品將投入批量生產(chǎn)。
目前很多人認(rèn)為當(dāng)微電子技術(shù)的特征尺寸在2015年達(dá)到0.030~0.015微米的“極限”之后,將是硅技術(shù)時(shí)代的結(jié)束,這實(shí)際上是一種誤解。且不說微電子技術(shù)除了以特征尺寸為代表的加工工藝技術(shù)之外,還有設(shè)計(jì)技術(shù)、系統(tǒng)結(jié)構(gòu)等方面需要進(jìn)一步的大力發(fā)展,這些技術(shù)的發(fā)展必將使微電子產(chǎn)業(yè)繼續(xù)高速增長。即使是加工工藝技術(shù),很多著名的微電子學(xué)家也預(yù)測,微電子產(chǎn)業(yè)將于2030年左右步入像汽車工業(yè)、航空工業(yè)這樣的比較成熟的朝陽工業(yè)領(lǐng)域。即使微電子產(chǎn)業(yè)步入汽車、航空等成熟工業(yè)領(lǐng)域,它仍將保持快速發(fā)展趨勢,就像汽車、航空工業(yè)已經(jīng)發(fā)展了50多年仍極具發(fā)展?jié)摿σ粯印?br /> 隨著器件的特征尺寸越來越小,不可避免地會(huì)遇到器件結(jié)構(gòu)、關(guān)鍵工藝、集成技術(shù)以及材料等方面的一系列問題,究其原因,主要是:對(duì)其中的物理規(guī)律等科學(xué)問題的認(rèn)識(shí)還停留在集成電路誕生和發(fā)展初期所形成的經(jīng)典或半經(jīng)典理論基礎(chǔ)上,這些理論適合于描述微米量級(jí)的微電子器件,筆耕論文,但對(duì)空間尺度為納米量級(jí)、空間尺度為飛秒量級(jí)的系統(tǒng)芯片中的新器件則難以適用;在材料體系上,SiO2柵介質(zhì)材料、多晶硅/硅化物柵電極等傳統(tǒng)材料由于受到材料特性的制約,已無法滿足亞50納米器件及電路的需求;同時(shí)傳統(tǒng)器件結(jié)構(gòu)也已無法滿足亞50納米器件的要求,必須發(fā)展新型的器件結(jié)構(gòu)和微細(xì)加工、互連、集成等關(guān)鍵工藝技術(shù)。具體的需要?jiǎng)?chuàng)新和重點(diǎn)發(fā)展的領(lǐng)域包括:基于介觀和量子物理基礎(chǔ)的半導(dǎo)體器件的輸運(yùn)理論、器件模型、模擬和仿真軟件,新型器件結(jié)構(gòu),高k柵介質(zhì)材料和新型柵結(jié)構(gòu),電子束步進(jìn)光刻、13nmEUV光刻、超細(xì)線條刻蝕,SOI、GeSi/Si等與硅基工藝兼容的新型電路,低K介質(zhì)和Cu互連以及量子器件和納米電子器件的制備和集成技術(shù)等。
在微電子技術(shù)發(fā)展的前50年,創(chuàng)新起到了決定性的作用,而今后微電子技術(shù)的發(fā)展仍將依賴于一系列創(chuàng)新性成果的出現(xiàn)。我們認(rèn)為:目前微電子技術(shù)已經(jīng)發(fā)展到了一個(gè)很關(guān)鍵的時(shí)期,21世紀(jì)上半葉,也就是今后50年微電子技術(shù)的發(fā)展趨勢和主要的創(chuàng)新領(lǐng)域主要有以下四個(gè)方面:以硅基CMOS電路為主流工藝;系統(tǒng)芯片(System On A Chip,SOC)為發(fā)展重點(diǎn);量子電子器件和以分子(原子)自組裝技術(shù)為基礎(chǔ)的納米電子學(xué);與其他學(xué)科的結(jié)合誕生新的技術(shù)增長點(diǎn),如MEMS,DNA Chip等。
本文編號(hào):6432
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/6432.html
最近更新
教材專著