發(fā)布時(shí)間：2017-07-29 14:10

  本文關(guān)鍵詞：基于時(shí)鐘控制技術(shù)的低功耗三值D觸發(fā)器設(shè)計(jì)

  更多相關(guān)文章： 時(shí)鐘 多值邏輯 時(shí)鐘控制技術(shù) 三值D觸發(fā)器

【摘要】：提出一種低功耗的基于時(shí)鐘控制技術(shù)的三值D觸發(fā)器(CG-TDFF)。CG-TDFF通過(guò)在電路中嵌入時(shí)鐘控制技術(shù),在輸入信號(hào)不發(fā)生改變時(shí)抑制時(shí)鐘鏈以減少觸發(fā)器內(nèi)部節(jié)點(diǎn)的冗余跳變,從而有效地降低電路功耗。基于SMIC65 nm工藝的仿真結(jié)果表明,CG-TDFF具有正確的邏輯功能,低功耗特征明顯,在開(kāi)關(guān)活動(dòng)性為10%時(shí),功耗比參考電路下降最高達(dá)29.84%。
【作者單位】： 浙江大學(xué)信息與電子工程學(xué)院;
【關(guān)鍵詞】： 時(shí)鐘 多值邏輯 時(shí)鐘控制技術(shù) 三值D觸發(fā)器
【基金】：浙江省自然科學(xué)基金(LY13F010001)
【分類號(hào)】：TN783
【正文快照】： 隨著集成電路工藝的不斷發(fā)展,芯片密度和時(shí)鐘頻率不斷增加,導(dǎo)致低功耗設(shè)計(jì)的需求越來(lái)越急迫。特別是諸如便攜式系統(tǒng)的電源需求和散熱及環(huán)境問(wèn)題等一些因素,使得低功耗的設(shè)計(jì)更有意義[1]。而超大規(guī)模集成電路中,占據(jù)系統(tǒng)總功耗30%~60%的時(shí)鐘系統(tǒng)是最耗能模塊之一。時(shí)鐘系統(tǒng)是由

【相似文獻(xiàn)】

中國(guó)期刊全文數(shù)據(jù)庫(kù) 前10條

1 蘇成富;D觸發(fā)器在N／2分頻電路中的應(yīng)用[J];電測(cè)與儀表;1994年12期

2 徐潔;;用雙D觸發(fā)器制作的電子音樂(lè)蠟燭[J];電子制作;1999年08期

3 孫鐵署,蔡理,馬彥芬;一種基于互補(bǔ)型單電子晶體管D觸發(fā)器設(shè)計(jì)[J];河北大學(xué)學(xué)報(bào)(自然科學(xué)版);2004年06期

4 趙敏笑;蘇紅富;陳偕雄;;基于低功耗雙邊沿D觸發(fā)器的任意進(jìn)制異步計(jì)數(shù)器設(shè)計(jì)[J];浙江大學(xué)學(xué)報(bào)(理學(xué)版);2007年05期

5 任駿原;;基于數(shù)據(jù)選擇器和D觸發(fā)器的多輸入時(shí)序電路設(shè)計(jì)[J];現(xiàn)代電子技術(shù);2010年12期

6 劉硯一;劉文波;袁曉征;;細(xì)胞神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)時(shí)鐘邊沿可控雙邊沿D觸發(fā)器[J];北京郵電大學(xué)學(xué)報(bào);2013年05期

7 賈尚虎;用D觸發(fā)器及555定時(shí)器組成的一種正交脈沖發(fā)生器[J];電子與自動(dòng)化;2000年05期

8 黃武凱;孫慶玲;;基于D觸發(fā)器的彩燈控制電路設(shè)計(jì)[J];數(shù)字技術(shù)與應(yīng)用;2011年07期

9 李思淵,何山虎,陳次珀,趙全喜,強(qiáng)小鳳;雙極型D觸發(fā)器成品率試驗(yàn)報(bào)告[J];半導(dǎo)體技術(shù);1978年05期

10 莫凡,俞軍,章倩苓;一種單鎖存器CMOS靜態(tài)D觸發(fā)器的設(shè)計(jì)[J];半導(dǎo)體學(xué)報(bào);1999年12期

，

本文編號(hào)：589517