天堂国产午夜亚洲专区-少妇人妻综合久久蜜臀-国产成人户外露出视频在线-国产91传媒一区二区三区

當(dāng)前位置:主頁 > 科技論文 > 電子信息論文 >

基于部分重配置的FPGA內(nèi)嵌BRAM測(cè)試方法

發(fā)布時(shí)間:2017-07-29 11:09

  本文關(guān)鍵詞:基于部分重配置的FPGA內(nèi)嵌BRAM測(cè)試方法


  更多相關(guān)文章: 現(xiàn)場(chǎng)可編程門陣列 塊隨機(jī)存儲(chǔ)器 內(nèi)建自測(cè)試 部分重配置 ICAP


【摘要】:對(duì)于FPGA的內(nèi)嵌BRAM資源的測(cè)試,傳統(tǒng)的方法存在著故障覆蓋率不夠高,測(cè)試配置數(shù)目較多,以及測(cè)試時(shí)間較長(zhǎng)的缺點(diǎn).針對(duì)上述問題,本文提出了一種新的利用FPGA內(nèi)嵌ICAP核進(jìn)行片內(nèi)自動(dòng)部分重配置功能來實(shí)現(xiàn)對(duì)FPGA內(nèi)嵌BRAM核的內(nèi)建自測(cè)試方法,且無需額外的外接存儲(chǔ)單元.在已有方法的基礎(chǔ)上提高了對(duì)寫破壞故障、讀破壞故障、干擾耦合故障、寫破壞耦合故障、讀破壞耦合故障以及BRAM初始化功能故障的覆蓋,改進(jìn)算法使程序執(zhí)行周期數(shù)降低一半左右,同時(shí)將多個(gè)算法集成在同一個(gè)測(cè)試配置里來實(shí)現(xiàn)降低測(cè)試的完整配置數(shù),從而降低測(cè)試時(shí)間.測(cè)試結(jié)果表明,該方法在故障覆蓋率上可以達(dá)到100%,而且測(cè)試配置數(shù)可以降低至兩個(gè)完整配置,其中每個(gè)完整配置里包含13個(gè)算法的片內(nèi)自動(dòng)部分重配置,實(shí)測(cè)得到總測(cè)試時(shí)間僅為131.216ms.
【作者單位】: 復(fù)旦大學(xué)專用集成電路與系統(tǒng)國家重點(diǎn)實(shí)驗(yàn)室;
【關(guān)鍵詞】現(xiàn)場(chǎng)可編程門陣列 塊隨機(jī)存儲(chǔ)器 內(nèi)建自測(cè)試 部分重配置 ICAP
【分類號(hào)】:TN791
【正文快照】: 隨著集成電路的發(fā)展,現(xiàn)場(chǎng)可編程門陣列(FPGA)在不斷擴(kuò)大可編程邏輯陣列的同時(shí),內(nèi)嵌的各種可編程知識(shí)產(chǎn)權(quán)(IP)核的規(guī)模也在不斷地?cái)U(kuò)大,使得FPGA的性能越來越強(qiáng)大.因此,如何對(duì)FPGA芯片的可編程邏輯陣列及IP核進(jìn)行完備測(cè)試成為一個(gè)重要課題.而塊隨機(jī)存儲(chǔ)器(Block RAM,BRAM)核作為

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前10條

1 賈鵬;李松;;FPGA的動(dòng)態(tài)可重配置技術(shù)[J];軍事通信技術(shù);2001年02期

2 陶杰;;FPGA局部動(dòng)態(tài)可重配置的研究[J];電子科技;2009年04期

3 鄒晨;周波;李鵬;韓強(qiáng);;基于FPGA的動(dòng)態(tài)可重配置方法研究[J];航空計(jì)算技術(shù);2012年03期

4 鄒晨;周波;李鵬;韓強(qiáng);;FPGA重配置技術(shù)[J];航空計(jì)算技術(shù);2012年06期

5 劉智斌;王伶俐;周學(xué)功;童家榕;;基于動(dòng)態(tài)局部重配置的FPGA抗輻射模擬[J];計(jì)算機(jī)工程;2010年14期

6 姚鋼;;可重配置FPGA使創(chuàng)新器件更易實(shí)現(xiàn)[J];電子設(shè)計(jì)技術(shù);2010年11期

7 倪瑞萍;黃昶;周晨辰;;FPGA技術(shù)在CompactRIO中的應(yīng)用[J];微計(jì)算機(jī)信息;2010年17期

8 井新宇;依托單片機(jī)的FPGA在線可重配置技術(shù)[J];電子技術(shù);2004年09期

9 李霄瀟;曾桂根;;基于ARM+FPGA的終端重配置硬件平臺(tái)實(shí)現(xiàn)[J];中國新通信;2008年05期

10 李平;吳曉;山壽;;基于SPI FLASH的FPGA多重配置[J];現(xiàn)代電子技術(shù);2013年22期

中國重要會(huì)議論文全文數(shù)據(jù)庫 前1條

1 李智韜;馮建華;羅宏偉;;采用重配置技術(shù)壓縮FPGA內(nèi)BRAM的測(cè)試時(shí)間[A];第六屆中國測(cè)試學(xué)術(shù)會(huì)議論文集[C];2010年

中國碩士學(xué)位論文全文數(shù)據(jù)庫 前3條

1 馬銘磷;可信計(jì)算模型節(jié)點(diǎn)重配置的研究與應(yīng)用[D];湘潭大學(xué);2005年

2 戴碩;支持遠(yuǎn)程可重配置的網(wǎng)絡(luò)測(cè)試儀器研究與實(shí)現(xiàn)(BitTester)[D];北京交通大學(xué);2012年

3 呂巖;硬件任務(wù)抽象及軟硬件任務(wù)通信機(jī)制的研究與實(shí)現(xiàn)[D];東北大學(xué);2009年

,

本文編號(hào):588864

資料下載
論文發(fā)表

本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/588864.html


Copyright(c)文論論文網(wǎng)All Rights Reserved | 網(wǎng)站地圖 |

版權(quán)申明:資料由用戶eef90***提供,本站僅收錄摘要或目錄,作者需要?jiǎng)h除請(qǐng)E-mail郵箱bigeng88@qq.com