板級DDR3的EMI抑制
發(fā)布時間:2017-07-26 19:08
本文關鍵詞:板級DDR3的EMI抑制
更多相關文章: 印制電路板 電磁干擾 DDR 芯片內端接 串聯(lián)電阻
【摘要】:某DDR3輻射超標,通過串聯(lián)電阻、ODT技術等方式改善信號反射從而抑制其EMI。最終的仿真結果表明,在DDR3系統(tǒng)中,串聯(lián)電阻減小了7%的遠場能量,25%的近場能量;ODT技術減小了5%的遠場能量,40%的近場能量。
【作者單位】: 深圳市一博科技有限公司;
【關鍵詞】: 印制電路板 電磁干擾 DDR 芯片內端接 串聯(lián)電阻
【分類號】:TN40
【正文快照】: 引言在開路的位置信號的幅值將會變?yōu)樵挤档膬杀?這DDR3(double data rate three synchronous dynamic意味著信號本身的輻射的峰值將會變成原來的兩倍。random access memory,雙倍數(shù)據(jù)率三同步動態(tài)隨機存取DDR3信號傳輸時,驅動阻抗通常為34Ω,接收存儲器)是一個典型的易引
【相似文獻】
中國期刊全文數(shù)據(jù)庫 前10條
1 王喬民,周鈞;硒薄膜太陽電池串聯(lián)電阻[J];云南大學學報(自然科學版);1986年03期
2 溫志渝,張正元,徐世六,吳英,張正t,
本文編號:577878
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/577878.html