本文關(guān)鍵詞：基于可優(yōu)化空間的版圖布線優(yōu)化算法研究，，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著現(xiàn)代科技的發(fā)展,集成電路(IC,Integrated Circuit)制造技術(shù)不斷應(yīng)用到生產(chǎn)生活的各個方面,功能的不斷完善和強大推進其設(shè)計工藝向納米節(jié)點邁進,如何保證電路功能可靠性及較高的成品率成為研究的熱點。物理設(shè)計的布線階段含有最豐富和最精確的可制造信息,在電路設(shè)計階段對版圖布線進行分析和優(yōu)化是提高成品率的重要手段。版圖關(guān)鍵面積和線網(wǎng)的可優(yōu)化空間是實際的版圖優(yōu)化過程中重要的參考信息。本文提出基于形態(tài)學(xué)算法的線網(wǎng)的可優(yōu)化空間提取方法及其鄰接表的存儲結(jié)構(gòu),并提出基于線網(wǎng)可優(yōu)化空間的版圖布線自動優(yōu)化算法。線網(wǎng)的可優(yōu)化空間是實際版圖優(yōu)化過程中的重要參考信息�？蓛�(yōu)化空間是指在滿足集成電路版圖布線規(guī)則和關(guān)鍵面積約束條件下線網(wǎng)可擴寬或者移動的位置空間,它表征了線網(wǎng)被優(yōu)化的可能性。本文使用形態(tài)學(xué)方法提取線網(wǎng)的可移動距離進而得到線網(wǎng)的可優(yōu)化空間,并結(jié)合圖論建立線網(wǎng)可優(yōu)化空間的鄰接表存儲結(jié)構(gòu),介紹鄰接表存儲結(jié)構(gòu)的實現(xiàn)方式,并分析了鄰接表存儲方式的優(yōu)越性。在電路設(shè)計制造過程中,缺陷分布是隨機的,為了精確地減小由隨機缺陷引起的版圖關(guān)鍵面積,本文提出了基于可優(yōu)化空間的版圖布線自動優(yōu)化算法。該算法在優(yōu)化前對線網(wǎng)的可優(yōu)化空間進行探測,并結(jié)合線網(wǎng)的靈敏度大小,對線網(wǎng)進行先開路后短路的整體自動優(yōu)化,從而達到最大的優(yōu)化效果。與以往優(yōu)化過程中對線網(wǎng)進行整體擴寬或者移動不同,本文算法首先檢測關(guān)鍵面積的特征信息,然后根據(jù)關(guān)鍵面積的特征信息和線網(wǎng)的可優(yōu)化空間,實現(xiàn)了在滿足設(shè)計規(guī)則的條件下對線網(wǎng)的局部自動優(yōu)化。實驗結(jié)果表明,該算法能實現(xiàn)對小區(qū)域關(guān)鍵面積的精確優(yōu)化,避免對線網(wǎng)進行整體移動或者擴寬,節(jié)約布線資源,對版圖精確優(yōu)化具有指導(dǎo)意義。
【關(guān)鍵詞】：集成電路 成品率 可優(yōu)化空間 存儲結(jié)構(gòu) 關(guān)鍵面積 版圖優(yōu)化
【學(xué)位授予單位】：西安電子科技大學(xué)
【學(xué)位級別】：碩士
【學(xué)位授予年份】：2016
【分類號】：TN402
【目錄】：

• 摘要5-6
• ABSTRACT6-11
• 縮略語對照表11-14
• 第一章 緒論14-22
• 1.1 集成電路產(chǎn)業(yè)的發(fā)展史及現(xiàn)狀14-15
• 1.2 集成電路的成本與成品率15-18
• 1.3 版圖靈敏度研究的現(xiàn)狀18-19
• 1.4 本文主要工作及內(nèi)容安排19-22
• 第二章 版圖自動優(yōu)化的理論模型22-42
• 2.1 隨機缺陷理論22-28
• 2.1.1 隨機缺陷的基本概念22-25
• 2.1.2 隨機缺陷的分布模型25-27
• 2.1.3 版圖和缺陷的矩陣表示27-28
• 2.2 數(shù)學(xué)形態(tài)學(xué)算法28-33
• 2.2.1 數(shù)學(xué)形態(tài)學(xué)的概念29-30
• 2.2.2 基本運算30-33
• 2.3 關(guān)鍵面積33-37
• 2.3.1 基本概念33-34
• 2.3.2 關(guān)鍵面積分類34-37
• 2.4 靈敏度模型37-40
• 2.4.1 短路靈敏度模型37-39
• 2.4.2 開路靈敏度模型39-40
• 2.5 本章小結(jié)40-42
• 第三章 線網(wǎng)可優(yōu)化空間及其存儲結(jié)構(gòu)42-54
• 3.1 圖的定義42-43
• 3.2 圖的存儲結(jié)構(gòu)43-46
• 3.2.1 鄰接矩陣存儲結(jié)構(gòu)44
• 3.2.2 鄰接表存儲結(jié)構(gòu)44-46
• 3.3 線網(wǎng)可優(yōu)化空間的提取方法及存儲結(jié)構(gòu)的建立46-52
• 3.3.1 提取算法46-47
• 3.3.2 鄰接矩陣存儲結(jié)構(gòu)47-49
• 3.3.3 鄰接表儲存結(jié)構(gòu)49-52
• 3.4 線網(wǎng)可優(yōu)化空間的鄰接表儲存結(jié)構(gòu)的實現(xiàn)52-53
• 3.5 存儲方式性能比較53
• 3.6 本章小結(jié)53-54
• 第四章 版圖布線自動優(yōu)化算法的實現(xiàn)54-74
• 4.1 自動優(yōu)化算法使用的靈敏度模型介紹54-55
• 4.1.1 開路關(guān)鍵面積靈敏度模型（基于單一線網(wǎng)）（NSO）54
• 4.1.2 短路關(guān)鍵面積靈敏度模型（基于單一線網(wǎng)）（NSS）54-55
• 4.2 基于線網(wǎng)可優(yōu)化空間的版圖布線自動優(yōu)化55-65
• 4.2.1 優(yōu)化算法的提出55-58
• 4.2.2 算法驗證58-65
• 4.3 算法的應(yīng)用及性能分析65-72
• 4.3.1 算法的應(yīng)用65-71
• 4.3.2 算法性能分析71-72
• 4.4 本章小結(jié)72-74
• 第五章 總結(jié)展望74-76
• 參考文獻76-80
• 致謝80-82
• 作者簡介82-83

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前2條

1 方山;吳玉平;陳嵐;張學(xué)連;張琦;;標(biāo)準(zhǔn)單元電路-版圖設(shè)計自動優(yōu)化技術(shù)[J];半導(dǎo)體技術(shù);2015年10期

2 王俊平;郝躍;張卓奎;任春麗;李康;方建平;;橢圓缺陷輪廓的成品率估計[J];西安電子科技大學(xué)學(xué)報(自然科學(xué)版);2006年03期

  本文關(guān)鍵詞：基于可優(yōu)化空間的版圖布線優(yōu)化算法研究，由筆耕文化傳播整理發(fā)布。

本文編號：460531