發(fā)布時間：2017-06-10 22:15

  本文關(guān)鍵詞：一種新型的SOI MOSFET襯底模型提取方法，，由筆耕文化傳播整理發(fā)布。

【摘要】：襯底寄生網(wǎng)絡(luò)建模和參數(shù)提取,對RF SOI MOSFET器件輸出特性的模擬有著非常重要的影響�？紤]BOX層引入的體區(qū)和Si襯底隔離,將源、體和襯底短接接地,測試柵、漏二端口S參數(shù)的傳統(tǒng)測試結(jié)構(gòu),無法準(zhǔn)確區(qū)分襯底網(wǎng)絡(luò)影響。提出一種改進(jìn)的測試結(jié)構(gòu),通過把SOI MOSFET的漏和源短接為信號輸出端、柵為信號輸入端,測試柵、漏/源短接二端口S參數(shù)的方法,把襯底寄生在二端口S參數(shù)中直接體現(xiàn)出來,并開發(fā)出一種解析提取襯底網(wǎng)絡(luò)模型參數(shù)的方法,支持SOI MOSFET襯底網(wǎng)絡(luò)模型的精確建立。采用該方法對一組不同柵指數(shù)目的SOI MOSFET進(jìn)行建模,測量和模型仿真所得S參數(shù)在20 GHz頻段范圍內(nèi)得到很好吻合。
【作者單位】： 杭州電子科技大學(xué)"射頻電路與系統(tǒng)"教育部重點實驗室;
【關(guān)鍵詞】： RF SOI MOSFET 襯底模型 測試結(jié)構(gòu) 參數(shù)提取
【基金】：浙江省自然科學(xué)基金項目(LY13F040005)
【分類號】：TN386.1
【正文快照】： 隨著集成電路工藝技術(shù)的迅猛發(fā)展,半導(dǎo)體技術(shù)不斷向高集成、低功耗、高速度的方向發(fā)展,器件特征尺寸日趨減小,器件襯底效應(yīng)的體硅技術(shù)將難以滿足上述要求[1],由于SOI(Semiconductor On Insu-lator)器件具有抗輻照、低功耗、高頻和耐高溫等優(yōu)點,可以滿足航空航天、通信、移動電

【相似文獻(xiàn)】

中國期刊全文數(shù)據(jù)庫 前6條

1 趙洪辰,海潮和,韓鄭生,錢鶴;源區(qū)淺結(jié)SOI MOSFET的輻照效應(yīng)模擬[J];半導(dǎo)體學(xué)報;2004年06期

2 章從福;;溝道有熱、電通道的SOI MOSFET器件制造工藝[J];半導(dǎo)體信息;2004年02期

3 ;亞微米近本征薄膜互補(bǔ)SOI MOSFET[J];微電子學(xué);1994年02期

4 曹寒梅,楊銀堂,朱樟明,劉莉;短溝道SOI MOSFET柵結(jié)構(gòu)研究與進(jìn)展[J];微電子學(xué);2005年02期

5 金林;高珊;陳軍寧;褚蕾蕾;;基于攝動法研究短溝道SOI MOSFET亞閾值特性[J];微電子學(xué)與計算機(jī);2010年04期

6 ;[J];;年期

  本文關(guān)鍵詞：一種新型的SOI MOSFET襯底模型提取方法，由筆耕文化傳播整理發(fā)布。

本文編號：440101