發(fā)布時(shí)間：2025-02-11 11:43

　　感應(yīng)同步器作為一種高精度、高穩(wěn)定性非接觸式位置傳感器,非常適合應(yīng)用于工業(yè)自動(dòng)化領(lǐng)域中,在此研究背景下,本文設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的感應(yīng)同步器信號(hào)解算系統(tǒng),并驗(yàn)證了系統(tǒng)的測(cè)量精度。在充分了解感應(yīng)同步器工作原理及運(yùn)行方式的前提下,討論了五種信號(hào)解算方案的實(shí)現(xiàn)方法,并比較了各自的優(yōu)缺點(diǎn),最終選擇反正切法作為本系統(tǒng)的信號(hào)解算方案�；诜凑蟹ǖ男盘�(hào)處理流程,依次完成了激磁模塊、放大模塊、A/D轉(zhuǎn)換模塊、數(shù)字處理模塊、數(shù)顯及串口通信模塊等硬件模塊的搭建,其中A/D轉(zhuǎn)換模塊因?yàn)橐獙?shí)現(xiàn)兩路信號(hào)同步過采樣,所以ADC選擇1MSPS轉(zhuǎn)換速率、16位分辨率、雙通道同步采樣的AD7655,數(shù)字處理器則選擇資源相對(duì)豐富的ALTERA公司cyclone IV系列的EP4CE22E22C8。在此基礎(chǔ)上,利用FPGA控制實(shí)現(xiàn)過采樣、FIR數(shù)字濾波、反正切運(yùn)算等反正切解算法中的重要環(huán)節(jié),其中FIR濾波器的設(shè)計(jì)摒棄了傳統(tǒng)的利用Verilog編程實(shí)現(xiàn)的方法,采用了可以實(shí)時(shí)仿真和調(diào)試的DSP Builder設(shè)計(jì)方法,而反正切運(yùn)算則采用了高效、高精度的CORDIC硬件算法來設(shè)計(jì)實(shí)現(xiàn)。將設(shè)計(jì)完成的測(cè)角電路與一臺(tái)360對(duì)極的圓感...

【文章頁數(shù)】：71 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖1-1感應(yīng)同步器實(shí)物圖

有效的發(fā)揮作用。正是由于上述優(yōu)點(diǎn)，感應(yīng)同步器被廣泛應(yīng)用于工業(yè)自動(dòng)化領(lǐng)域。感應(yīng)同步器實(shí)物圖見圖1-1。圖1-1感應(yīng)同步器實(shí)物圖精度是位置傳感器的一個(gè)重要指標(biāo)，感應(yīng)同步器作為一種高精度位置傳感器，要想其高精度性能得到充分發(fā)揮，需要高性能的信號(hào)處理電路來配合[6,7,14]。目前，....

圖2-1旋轉(zhuǎn)式感應(yīng)同步器

2.1引言感應(yīng)同步器因其結(jié)構(gòu)簡單、精度高、分辨率高、對(duì)環(huán)境要求低、工作穩(wěn)定等優(yōu)點(diǎn)而被廣泛應(yīng)用于精密測(cè)量領(lǐng)域。本章將介紹感應(yīng)同步器的結(jié)構(gòu)、測(cè)角原理及運(yùn)行方式，在此基礎(chǔ)上，研究幾種感應(yīng)同步器信號(hào)解算方案，最后權(quán)衡利弊，選擇本課題所應(yīng)用的解算方案。2.2感應(yīng)同步器工作原理分析2.2....

圖2-2直線式感應(yīng)同步器

2.1引言感應(yīng)同步器因其結(jié)構(gòu)簡單、精度高、分辨率高、對(duì)環(huán)境要求低、工作穩(wěn)定等優(yōu)點(diǎn)而被廣泛應(yīng)用于精密測(cè)量領(lǐng)域。本章將介紹感應(yīng)同步器的結(jié)構(gòu)、測(cè)角原理及運(yùn)行方式，在此基礎(chǔ)上，研究幾種感應(yīng)同步器信號(hào)解算方案，最后權(quán)衡利弊，選擇本課題所應(yīng)用的解算方案。2.2感應(yīng)同步器工作原理分析2.2....

圖3-4增益與頻率的關(guān)系曲線

經(jīng)過考察市面上各類型放大器的性能，最終選電路。一款低消耗、高精度的儀用放大器，只需要一個(gè)的增益設(shè)置。AD620因其低輸入電壓噪聲非常適器定子輸出的感應(yīng)信號(hào)幅值的峰值約為2mV左右圍為0～5V，所以感應(yīng)信號(hào)的放大倍數(shù)要達(dá)到千倍益與頻率的關(guān)系，從圖中可以看出，當(dāng)頻率為10的....

本文編號(hào)：4033213