隨著信息技術(shù)和半導(dǎo)體工藝的發(fā)展與進(jìn)步,裝備中集成電路的占比越來(lái)越高。為了保證裝備的可靠性及安全性,可測(cè)性設(shè)計(jì)成為電路設(shè)計(jì)中必須考慮的一個(gè)步驟。通信系統(tǒng)作為直接決定裝備能否正常工作的核心模塊,因此設(shè)計(jì)針對(duì)通信設(shè)備的機(jī)內(nèi)測(cè)試系統(tǒng)十分必要。機(jī)內(nèi)測(cè)試的目的是將故障定位到外場(chǎng)或內(nèi)場(chǎng)可更換單元,進(jìn)而快速的完成對(duì)故障單元的更換,保障裝備的作戰(zhàn)能力。本文基于以上背景,從機(jī)內(nèi)測(cè)試的角度研究了通信設(shè)備的內(nèi)部構(gòu)成,設(shè)計(jì)了一種應(yīng)用于通信設(shè)備故障診斷的機(jī)內(nèi)測(cè)試系統(tǒng)的硬件平臺(tái)。所設(shè)計(jì)的機(jī)內(nèi)測(cè)試系統(tǒng)融合了數(shù)字電路的邊界掃描測(cè)試方式與傳統(tǒng)模擬信號(hào)參數(shù)測(cè)量方式,主要研究?jī)?nèi)容如下:1.通過分析機(jī)內(nèi)測(cè)試的特點(diǎn)以及通信設(shè)備的測(cè)試需求,并將GJB2547A-2012《裝備測(cè)試性工作通用要求》納入設(shè)計(jì)指導(dǎo),給出了通信設(shè)備機(jī)內(nèi)測(cè)試系統(tǒng)的架構(gòu)并完成了硬件平臺(tái)總體方案的設(shè)計(jì)。2.基于Xilinx全可編程SOC芯片,完成了BIT(Built-in Test)系統(tǒng)的串行總線協(xié)議和BIT主系統(tǒng)中PL(Programmable Logic)的邏輯電路設(shè)計(jì),實(shí)現(xiàn)了主系統(tǒng)與各測(cè)試分系統(tǒng)單元的通信、主系統(tǒng)與上位機(jī)的通信以及故障顯示等功能。3.針對(duì)測(cè)試...

【文章頁(yè)數(shù)】：104 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖2-10XC7Z020芯片PS端硬件架構(gòu)

第二章機(jī)內(nèi)測(cè)試系統(tǒng)硬件總體方案設(shè)計(jì)19各ATU單元幀頭統(tǒng)一為0xF00F。8)測(cè)試命令：22字節(jié)，各單元測(cè)試命令將在后序章節(jié)詳細(xì)闡述。9)ATU測(cè)試命令幀尾：2字節(jié)，各ATU測(cè)試單元幀尾用于接收命令的校驗(yàn)，各ATU單元對(duì)應(yīng)的幀尾各不相同。其中模擬BITE命令的幀尾為0xF0A0，....

圖3-2模擬BITE電路圖

電子科技大學(xué)碩士學(xué)位論文24模擬BITE測(cè)試模塊的電路框圖如圖3-1所示，低頻信號(hào)首先經(jīng)過RC衰減網(wǎng)絡(luò)，衰減后信號(hào)的峰峰值小于4.096V。然后將衰減后的信號(hào)接入全差分運(yùn)算放大器LTC6362的負(fù)輸入端，同時(shí)將運(yùn)算放大器的參考電壓設(shè)置為2.048V。運(yùn)算放大器輸出一對(duì)差分信號(hào)，其....

圖3-6fifogeneratorIP核的主要配置

電子科技大學(xué)碩士學(xué)位論文26數(shù)據(jù)發(fā)送時(shí)需要從本地的快時(shí)鐘域同步到SPI接口的慢時(shí)鐘域，為了保證數(shù)據(jù)在垮時(shí)鐘域處理的過程中不出現(xiàn)亞穩(wěn)態(tài)，本文采用異步fifo的方式實(shí)現(xiàn)數(shù)據(jù)的上傳。使用Xilinx提供的fifogeneratorIP核生成所需的fifo，生成過程中的主要配置如圖3-6....

圖3-13DDS參數(shù)配置乘法器的實(shí)現(xiàn)依靠ISE集成的MultiplierIP核，該IP核的配置過程相對(duì)簡(jiǎn)潔

電子科技大學(xué)碩士學(xué)位論文34其中f為頻率分辨率，將上式整理可得：log2clknff（3-25）結(jié)合式（3-22）至式（3-25），當(dāng)輸出頻率為70MHz且100MHzclkf時(shí)，設(shè)頻率分辨率f1Hz，可算得相位寬度為27位，將其帶入式（3-23），便可得到相位增量為939524....

本文編號(hào)：4031222