發(fā)布時間：2024-06-03 01:11

　　隨著數字系統(tǒng)工作頻率的提高,我們需要更加快速和準確的觀測。為了更好的對數字電路進行測試分析,作為數據域測試儀器,邏輯分析儀的定時分析速率迫切需要大幅提升。分析速率變得更加精細的同時,邏輯分析儀多通道間的同步問題顯得尤為突出,尤其是在對高速數字電路進行數據分析時,邏輯分析儀通道間同步性能的高低將直接影響到測試和分析結果。從高性能邏輯分析儀定時分析模塊的研制出發(fā),本文將研究重點分為邏輯分析儀20GS/s定時分析和多通道間的同步。研究和討論了16通道20GS/s定時分析模塊的硬件總體方案,并根據方案完成20GS/s定時分析電路的設計,16通道同步設計。本文主要內容如下:(1)分析移位采樣、樹形采樣、多相采樣三種高速數字信號采樣技術,確定基于FPGA高速接收機端口的數字信號20GS/s定時采樣方案,進而實現20GS/s定時采樣電路設計。(2)運用采樣時鐘產生技術、高精度時鐘延時技術、數字邏輯電平匹配技術等關鍵技術,實現了20GS/s定時分析時鐘電路、通道數字信號電平匹配及扇出電路的設計。采用FPGA時序邏輯電路為主+組合邏輯電路為輔的方式,完成高速信號觸發(fā)識別、觸發(fā)位置判斷電路的設計。同時結合...

【文章頁數】：79 頁

【學位級別】：碩士

【部分圖文】：

圖2-1多通道20GS/s定時分析整體方案框圖

如圖中所示20GS/s定時分析分為通道部分、時鐘部分、采樣部分和存儲部分，其中采樣部分和時鐘部分是實現20GS/s定時分析的關鍵環(huán)節(jié)道同步則對應于20GS/s定時分析分為通道一致、時鐘同步、采樣同步、觸，各個同步環(huán)節(jié)均對多通道同步至關重要。

圖2-2高速數字信號1:4移位采樣原理示意圖

圖2-2為高速數字信號1：4移位采樣輸入信號，REF_CLK為采樣時鐘，串行輸入的數用下，先后經過4個D觸發(fā)器DFF3、DFF2、DFF成一次更新，接著在采樣時鐘的4分頻時鐘作用數據串并轉換。

圖2-3高速數字信號1:8樹形采樣原理示意圖

圖2-3高速數字信號1:8樹形采樣原理示意圖數字信號采樣技術已經成為多種高性能數字信號專用采樣芯片不能利用單片數字采樣芯片直接達到20GS/s的采樣，但其中不

圖2-5高速數字信號1:4多相采樣原理示意圖

圖2-5高速數字信號1:4多相采樣原理示意圖通過分析高速數據收發(fā)技術的實現原理，其對數據的接收實際上由FPGA高精度的時鐘分相采樣來實現的，即采用分相采樣的原理。而相關參考時鐘

本文編號：3987948