針對應(yīng)變信號采集系統(tǒng)中的信號處理環(huán)節(jié),設(shè)計并實現(xiàn)一種基于現(xiàn)場可編程門陣列(FPGA)的FIR數(shù)字濾波器。首先,基于Matlab采用克萊德曼窗函數(shù)設(shè)計一個長度為16的15階數(shù)字濾波器,并生成高斯白噪聲與頻率為2kHz、8kHz正弦波的合成信號,然后量化12位系數(shù),將系數(shù)文件導(dǎo)入QuartusⅡ13.1軟件,結(jié)合FPGA內(nèi)部數(shù)字濾波器IP核,采用自上而下的方式設(shè)計出FIR數(shù)字濾波器,最終在Simulink環(huán)境下對其進行仿真。實驗結(jié)果表明,濾波前后合成信號的均方誤差下降28.5%,提高了低頻信號質(zhì)量,增強了應(yīng)變信號采集系統(tǒng)的功能性和集成度。

【文章頁數(shù)】：6 頁

【部分圖文】：

圖13數(shù)字濾波器的硬件調(diào)試結(jié)果圖（一）

現(xiàn)代電子技術(shù)2013年第36卷采集電路[3]，如圖12所示。圖12測試電路原理框圖測試時把信號發(fā)生器設(shè)置好的輸入信號輸入到A/D，采樣得到的數(shù)據(jù)經(jīng)過FPGA，再通過USB與PC機相連，應(yīng)用QuartusⅡ中的SignalTapⅡ工具進行實時檢測，結(jié)果如圖13所示，其中，上面的波形....

圖14數(shù)字濾波器的硬件調(diào)試結(jié)果（二）

和14所示。圖13數(shù)字濾波器的硬件調(diào)試結(jié)果圖（一）5結(jié)語FIR數(shù)字濾波器在數(shù)字信號處理領(lǐng)域有著廣泛的使用，本文通過仿真和實時驗證兩種方式實現(xiàn)了一種基于FPGA和DSPBuilder的FIR數(shù)字濾波器。先根據(jù)FIR濾波器的基本原理和結(jié)構(gòu)框圖搭建了濾波器的模型，再根據(jù)濾波器的性能指標(biāo)....

圖13數(shù)字濾波器的硬件調(diào)試結(jié)果圖（一）

現(xiàn)代電子技術(shù)2013年第36卷采集電路[3]，如圖12所示。圖12測試電路原理框圖測試時把信號發(fā)生器設(shè)置好的輸入信號輸入到A/D，采樣得到的數(shù)據(jù)經(jīng)過FPGA，再通過USB與PC機相連，應(yīng)用QuartusⅡ中的SignalTapⅡ工具進行實時檢測，結(jié)果如圖13所示，其中，上面的波形....

圖14數(shù)字濾波器的硬件調(diào)試結(jié)果（二）

和14所示。圖13數(shù)字濾波器的硬件調(diào)試結(jié)果圖（一）5結(jié)語FIR數(shù)字濾波器在數(shù)字信號處理領(lǐng)域有著廣泛的使用，本文通過仿真和實時驗證兩種方式實現(xiàn)了一種基于FPGA和DSPBuilder的FIR數(shù)字濾波器。先根據(jù)FIR濾波器的基本原理和結(jié)構(gòu)框圖搭建了濾波器的模型，再根據(jù)濾波器的性能指標(biāo)....

本文編號：3983770