針對(duì)激光雷達(dá)中脈沖同步存在的抖動(dòng)大和精度低問題開展分析,提出了數(shù)字計(jì)數(shù)和模擬延時(shí)相結(jié)合的總體方案,采用抖動(dòng)補(bǔ)償技術(shù)實(shí)現(xiàn)抖動(dòng)消除,模擬電路實(shí)現(xiàn)延時(shí)的高精度。通過對(duì)研制的脈沖延時(shí)發(fā)生器實(shí)測(cè),抖動(dòng)和精度分別小于40 ps和3 ps,測(cè)試結(jié)果表明該脈沖延時(shí)發(fā)生器能夠滿足激光雷達(dá)高性能同步技術(shù)的要求。

【文章頁數(shù)】：6 頁

【部分圖文】：

圖1抖動(dòng)消除原理圖

目前常用的脈沖延時(shí)方案主要是數(shù)字計(jì)數(shù)與模擬延時(shí)芯片相結(jié)合的方案。該方案特點(diǎn)是延時(shí)范圍大，延時(shí)精度高，但外觸發(fā)信號(hào)和系統(tǒng)同步時(shí)鐘之間的抖動(dòng)TJITTER沒有解決。TJITTER相對(duì)于系統(tǒng)同步時(shí)鐘是隨機(jī)的，若能將每一次的TJITTER測(cè)量并保存下來，在設(shè)定延時(shí)TDELAY完成時(shí)額外增....

圖2脈沖延時(shí)發(fā)生器原理框圖

利用抖動(dòng)補(bǔ)償?shù)南都夹g(shù)，采用數(shù)字計(jì)數(shù)延時(shí)和模擬延時(shí)相結(jié)合的方案可以滿足高精度小抖動(dòng)的要求，其總體方案如下：以通道AB為例，F(xiàn)PGA通過485串口接收上位機(jī)傳來的延時(shí)和脈寬數(shù)據(jù)，將延時(shí)數(shù)據(jù)的10ns（系統(tǒng)時(shí)鐘100MHz）的整數(shù)倍配置到計(jì)數(shù)A寄存器，剩余10ns以下部分經(jīng)SP....

圖3抖動(dòng)測(cè)量保持電路原理示意圖

抖動(dòng)測(cè)量保持電路采用的是電流積分技術(shù)，其原理是利用恒流源在TJITTER期間對(duì)電容充電將隨機(jī)時(shí)間值轉(zhuǎn)換為隨機(jī)電壓值，并將該電壓進(jìn)行保持。其原理如圖3所示，初始狀態(tài)時(shí)開關(guān)S1和S2都為閉合狀態(tài)，恒流源對(duì)電容充電至鉗位電平Vs。外觸發(fā)信號(hào)到來時(shí)，將S1斷開，記為T1時(shí)刻，恒流源繼續(xù)對(duì)....

圖4ECL電流開關(guān)電路

數(shù)字計(jì)數(shù)延時(shí)是利用FPGA時(shí)鐘計(jì)數(shù)實(shí)現(xiàn)的，外觸發(fā)信號(hào)到來時(shí)，抖動(dòng)測(cè)量保持電路產(chǎn)生同步觸發(fā)信號(hào)，觸發(fā)FPGA按照時(shí)鐘頻率開始計(jì)數(shù)，當(dāng)計(jì)數(shù)值到達(dá)設(shè)定值（延時(shí)時(shí)鐘周期的整數(shù)倍部分）時(shí)，停止計(jì)數(shù)并輸出計(jì)數(shù)結(jié)束信號(hào)作為抖動(dòng)補(bǔ)償?shù)挠|發(fā)信號(hào)。設(shè)需要延時(shí)的時(shí)間為t，計(jì)數(shù)設(shè)定值為N，計(jì)數(shù)時(shí)鐘周期為....

本文編號(hào)：3960978