納米集成電路的ESD器件及防護(hù)電路研究
發(fā)布時(shí)間:2024-03-19 02:52
靜電放電(Electrostatic Discharge ESD)已經(jīng)成為影響集成電路可靠性的主要問(wèn)題之一,在IC制造工藝行業(yè)飛速發(fā)展的今天,器件的特征尺寸已經(jīng)達(dá)到納米級(jí)別,而且隨著新工藝的出現(xiàn)給ESD防護(hù)帶來(lái)了更嚴(yán)峻的挑戰(zhàn),靜電放電已經(jīng)是一個(gè)不能忽視的問(wèn)題。因此深入研究納米級(jí)ESD防護(hù)特性是一個(gè)重要的課題。本文的主要研究?jī)?nèi)容如下:首先研究了ESD保護(hù)器件及工藝的影響。在Sentaurus中完成二極管、MOSFET、SCR及其改進(jìn)結(jié)構(gòu)建模分析。二極管的正向?qū)ㄌ匦詢?yōu)于反向擊穿,但單純使用正偏二極管作為ESD防護(hù)器件存在觸發(fā)電壓過(guò)低的問(wèn)題;在MOSFET的兩種工作模式中,橫向寄生三極管導(dǎo)通模式泄放效率更高、散熱性能更好,所以GGNMOS作為常用的ESD防護(hù)器件;SCR器件的開啟電壓過(guò)高,保持電壓過(guò)低,在此基礎(chǔ)上,改進(jìn)其結(jié)構(gòu),提出了MLSCR和LVTSCR器件,仿真結(jié)果顯示LVTSCR解決了上述觸發(fā)和保持電壓的相關(guān)問(wèn)題,具有魯棒性強(qiáng)和應(yīng)用范圍廣等優(yōu)點(diǎn)。不斷出現(xiàn)的新工藝給ESD設(shè)計(jì)帶來(lái)了挑戰(zhàn),因此本章的另一個(gè)重點(diǎn)是研究新工藝對(duì)ESD防護(hù)性能的影響,對(duì)LDD、STI、EPI、結(jié)深變淺、Sili...
【文章頁(yè)數(shù)】:93 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
本文編號(hào):3932211
【文章頁(yè)數(shù)】:93 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
圖21人體放電樟型示竟圖
人體放電模型示意圖如圖2.2所示,人體的等效電阻大小約1500Ω,等效電容大小約100pF,通過(guò)電的時(shí)間較長(zhǎng),在這段時(shí)間內(nèi)產(chǎn)生很大的泄放電流,如果不加以保護(hù),則這個(gè)瞬大電流足以對(duì)芯片造成不可估量的破壞。
本文編號(hào):3932211
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/3932211.html
最近更新
教材專著