現(xiàn)如今,新型數(shù)據(jù)轉(zhuǎn)換器(ADC/DAC)的分辨率、采樣率、可支持的通道數(shù)在不斷增大,設(shè)計(jì)的功耗也越來越低,芯片內(nèi)部數(shù)據(jù)傳輸速率已達(dá)到了數(shù)吉比特每秒(Gbps),傳統(tǒng)的CMOS和LVDS接口不再適用于高性能的新型數(shù)據(jù)轉(zhuǎn)換器,解決該問題的途徑在于研制出更新型的高速接口電路。為此,JEDEC固態(tài)技術(shù)協(xié)會(huì)發(fā)布了用于定義數(shù)據(jù)轉(zhuǎn)換器與其互連芯片之間的國際性通用接口標(biāo)準(zhǔn)JESD204B,該標(biāo)準(zhǔn)支持確定性延遲和多通道同步,單通道數(shù)據(jù)傳輸速率最高為12.5Gbps,較其前代CMOS和LVDS接口,輸出引腳數(shù)量大幅度減少,節(jié)省了設(shè)計(jì)的成本和功耗。在深入研究JESD304B協(xié)議的基礎(chǔ)上,本文采用65nm CMOS工藝設(shè)計(jì)了一款基于JESD204B協(xié)議的發(fā)送端電路,支持發(fā)送雙通道四個(gè)14 bit 250MSPS ADC的數(shù)據(jù),單通道數(shù)據(jù)傳輸速率為10Gbps,支持JESD204B協(xié)議中的子類2模式,向下兼容子類0模式,支持確定性延遲和多通道同步。本文首先介紹了JESD204B協(xié)議的發(fā)展歷程,分析了該協(xié)議具有的優(yōu)勢(shì)和發(fā)展前景。接著詳細(xì)地描述了JESD204B協(xié)議中發(fā)送端的內(nèi)容,主要包括傳輸層、擾碼模塊、數(shù)據(jù)鏈路...

【文章頁數(shù)】：109 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖2.1JESD204協(xié)議

C)之間的高速串行接口協(xié)議，迄今為止，共發(fā)布了首個(gè)修正版本JESD204A、第二次修正版本JESD04系列協(xié)議的發(fā)展歷程，并對(duì)不同版本進(jìn)行了對(duì)系列協(xié)議的發(fā)展議是JEDEC在2006年4月發(fā)布的第一個(gè)版本，的要求不是很高，故最初版本只支持1通道、1型如圖2....

圖2.2JESD204A協(xié)議

圖2.2JESD204A協(xié)議性能的進(jìn)一步提升，使得高速串行接口的帶寬也年7月對(duì)JESD204協(xié)議作出了再次修正[47]，其傳圖2.3JESD204B協(xié)議

圖2.3JESD204B協(xié)議

圖2.3JESD204B協(xié)議本較前兩個(gè)版本而言，具有以下特點(diǎn)：terministicLatency[21,29]。據(jù)傳輸速率最高可達(dá)12.5Gbps[29]，可分為三個(gè)為3.125Gbps，與JESD204和JESD204A協(xié)議相值為500mV；第二級(jí)最高速....

圖2.4JESD204接口在M個(gè)ADC和邏輯設(shè)備之間的4通道傳輸

以定義為一次性、周期性或間隙周期性[33]。Subcl議，但不支持DeterministicLatency[11,35,47]。Subclass參考信號(hào)，對(duì)齊收發(fā)所有設(shè)備的本地多幀時(shí)鐘，結(jié)合DeterministicLatency。Subclass2利用sync~....

本文編號(hào)：3922841