發(fā)布時(shí)間：2024-03-04 04:23

　　集成電路是國(guó)家信息產(chǎn)業(yè)和網(wǎng)絡(luò)安全的核心,幾乎應(yīng)用于生活的方方面面。但隨著集成電路產(chǎn)業(yè)的全球化,芯片設(shè)計(jì)公司為了節(jié)省制造成本通常將其產(chǎn)品外包給第三方供應(yīng)商,導(dǎo)致惡意供應(yīng)商有機(jī)會(huì)將硬件木馬植入芯片中,從而可以在特定的情況下竊取芯片的秘密信息甚至完全摧毀整個(gè)芯片。為了保證芯片的安全性,本文對(duì)硬件木馬的檢測(cè)方法進(jìn)行了研究。本文課題來(lái)源于國(guó)家部委項(xiàng)目。本文基于芯片可信性的需求,提出了一種基于芯片路徑延時(shí)指紋的硬件木馬檢測(cè)方法,旨在檢測(cè)布局級(jí)植入的硬件木馬,該方法對(duì)于硬件木馬檢測(cè)具有較高的檢測(cè)精度。通過(guò)該檢測(cè)方法收集黃金模型芯片的路徑延時(shí)以構(gòu)建芯片的指紋,將待測(cè)芯片的延時(shí)數(shù)據(jù)與所構(gòu)建的指紋進(jìn)行比較來(lái)檢測(cè)待測(cè)芯片是否被植入硬件木馬。工藝偏差在一定程度上會(huì)掩蓋硬件木馬在電路中引起的延時(shí)和功耗的變化,因此首先分析了工藝偏差對(duì)硬件木馬檢測(cè)的影響。在ISCAS89基準(zhǔn)測(cè)試電路的s510電路中植入了三種不同規(guī)模的硬件木馬,在65nm工藝下,使用Hspice在不同的工藝角對(duì)電路功耗和延時(shí)進(jìn)行分析,并采用蒙特卡羅仿真來(lái)模擬工藝偏差,分析硬件木馬對(duì)載體電路功耗和延時(shí)的影響。實(shí)驗(yàn)結(jié)果表明,硬件木馬對(duì)電路延時(shí)的影響主要...

【文章頁(yè)數(shù)】：101 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖3.3三種硬件木馬的設(shè)計(jì)

（a）硬件木馬1（b）硬件木馬2（c）硬件木馬3圖3.3三種硬件木馬的設(shè)計(jì)硬件木馬1的觸發(fā)部分為一個(gè)二選一MUX，有效載荷部分為一個(gè)異或門(mén)，硬件木馬2與硬件木馬1的觸發(fā)部分相同，而有效載荷則換成了或非門(mén)，硬件木馬3為只有一個(gè)異或門(mén)的有效載荷。將三種硬件....

圖3.4TT工藝角電路的功耗曲線(xiàn)

第三章工藝偏差對(duì)硬件木馬檢測(cè)的影響分析statstatDDpIV用Hspice模擬軟件在不同工藝角下對(duì)載體電路和木馬電路的功耗進(jìn)行同工藝角下電路的功耗軌跡，分析工藝偏差對(duì)基于功耗的硬件木馬檢證明其有效性。TT、FF、SS三種不同工藝角下對(duì)載體電....

圖3.5FF工藝角電路的功耗曲線(xiàn)

峰值功耗為4.0273W，峰峰值為1.1945W。圖3.4TT工藝角電路的功耗曲線(xiàn)FF工藝角下載體電路功耗曲線(xiàn)在0-20ns區(qū)間內(nèi)的變化曲線(xiàn)如下圖3為3.7126W，峰值功耗為4.5914W，峰峰值為1.3911W。

圖3.6SS工藝角電路的功耗曲線(xiàn)

圖3.6SS工藝角電路的功耗曲線(xiàn)3.4、圖3.5、圖3.6中TT、FF、SS三個(gè)工藝角下的功耗曲線(xiàn)以形.tro文件可以看出s510電路在2.2ns-5.8ns之間功耗活性最強(qiáng)擬仿真的輸出文件.lis文件中分別提取電路在三個(gè)工藝角下2.2ns線(xiàn)如下圖....

本文編號(hào)：3918891