靜電放電(ESD,Electrostatic Discharge)是影響集成電路可靠性的原因之一。所以需要對(duì)集成電路進(jìn)行有效的ESD防護(hù)。本文先對(duì)基本的ESD防護(hù)原理做出了簡(jiǎn)單闡述,并基于ESD防護(hù)窗口提出了ESD防護(hù)要求,并確定關(guān)鍵參數(shù)所對(duì)應(yīng)的理論數(shù)值范圍,然后詳細(xì)介紹了常規(guī)的ESD防護(hù)方式并分析上述防護(hù)方式所對(duì)應(yīng)的防護(hù)器件(包含橫向絕緣柵雙極晶體管,LIGBT)的工作機(jī)理。在此基礎(chǔ)上,本論文重點(diǎn)對(duì)常規(guī)LIGBT應(yīng)用于ESD防護(hù)時(shí)存在的問(wèn)題進(jìn)行了如下改進(jìn):(1)針對(duì)常規(guī)LIGBT結(jié)構(gòu)在ESD應(yīng)力下有著較強(qiáng)電流處理能力但存在開(kāi)啟電壓高、維持電壓低所導(dǎo)致設(shè)計(jì)窗口大的問(wèn)題,提出了一種新型的內(nèi)嵌P區(qū)LIGBT的ESD防護(hù)器件。該結(jié)構(gòu)通過(guò)添加P區(qū)改變了反向PN結(jié)的擊穿位置,從而降低了器件的觸發(fā)電壓;并且由于P區(qū)的存在,內(nèi)部又引入能鉗制電壓的新寄生三極管,器件內(nèi)部原本的正反饋效應(yīng)由于新寄生晶體管的分流而得到有效的抑制,進(jìn)而提高了器件的維持電壓。在相同Medici仿真條件下,相比常規(guī)LIGBT結(jié)構(gòu),仿真結(jié)果表明新結(jié)構(gòu)的防護(hù)特性得到了很大得改善,變現(xiàn)為觸發(fā)電壓降低了61%,維持電壓提高了2倍多,二次...

【文章頁(yè)數(shù)】：72 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖1.1的餅狀圖中可以清晰地看見(jiàn)不同因素分別造成硅基集成電路失效損壞所對(duì)應(yīng)的比

研究背景及意義隨著半導(dǎo)體工藝技術(shù)的突破及發(fā)展，器件及芯片尺寸越來(lái)越小且集成度也越來(lái)越高[1]，導(dǎo)致芯片的可靠性設(shè)計(jì)成為一大難題，其中靜電放電（ESD，ElectrostaticDischarge）是影響可靠性的原因之一[2-3]。所謂ESD過(guò)程就是電荷在兩物體之間迅速發(fā)生轉(zhuǎn)....

圖1.1集成電路失效對(duì)應(yīng)比例關(guān)系

圖1.1集成電路失效對(duì)應(yīng)比例關(guān)系圖1.2ESD設(shè)計(jì)窗口及成本與工藝節(jié)點(diǎn)關(guān)系D防護(hù)設(shè)計(jì)的巨大挑戰(zhàn)體現(xiàn)在以下三個(gè)方面：ESD事件是一個(gè)復(fù)雜的物理過(guò)程模來(lái)進(jìn)行深入分析[9];其次，ESD放電過(guò)程很短，因此準(zhǔn)靜態(tài)模型是不適用的；導(dǎo)體工藝下ESD的防護(hù)也是不能通用的，....

圖1.2ESD設(shè)計(jì)窗口及成本與工藝節(jié)點(diǎn)關(guān)系

圖1.1集成電路失效對(duì)應(yīng)比例關(guān)系圖1.2ESD設(shè)計(jì)窗口及成本與工藝節(jié)點(diǎn)關(guān)系D防護(hù)設(shè)計(jì)的巨大挑戰(zhàn)體現(xiàn)在以下三個(gè)方面：ESD事件是一個(gè)復(fù)雜的物理過(guò)程模來(lái)進(jìn)行深入分析[9];其次，ESD放電過(guò)程很短，因此準(zhǔn)靜態(tài)模型是不適用的；導(dǎo)體工藝下ESD的防護(hù)也是不能通用的，....

圖1.3MOS-IGBT-SCR復(fù)合器件的結(jié)構(gòu)示意圖及其等效電路圖

南京郵電大學(xué)碩士研究生學(xué)位論文緒論對(duì)芯片系統(tǒng)級(jí)的ESD防護(hù)的研究[42]，也包括電路的防護(hù)[43-44]。東南大學(xué)主要從電路的ESD防護(hù)設(shè)計(jì)以及器件的防護(hù)進(jìn)行了研究[45-46]。電子科技大學(xué)主要是針對(duì)器件的ESD創(chuàng)新防護(hù)[47]。近年來(lái)隨著對(duì)ESD問(wèn)題不斷的深....

本文編號(hào)：3907966