PCIe是一種具備高性能以及錯誤監(jiān)測機制和報告機制的第三代互連I/O總線,若將PCIe直接和系統(tǒng)總線連接,不僅會大量占用系統(tǒng)總線資源,還會嚴重影響工作效率,因此需要專門設計針對PCIe的高速接口電路,以滿足PCIe與系統(tǒng)總線連接的需要。論文基于ARM的AHB總線協(xié)議設計了用于PCIe 2.0的專用高速接口電路,并采用APB接口對PCIe進行配置。本論文設計的高速接口電路可以大幅度減少PCIe系統(tǒng)總線的壓力,并提高了傳輸效率。論文完成的主要工作如下:首先完成了S2C AHB和C2S AHB接口的設計,通過對AHB協(xié)議分析,分別實現AHB單拍傳輸、四拍增量傳輸、八拍增量傳輸、十六拍增量傳輸以及7字節(jié)數據傳輸的功能。另外完成了APB接口的設計,通過PCIe協(xié)議,對寄存器位段進行分配,設計了256比特位的描述符,并對描述符的各個位段含義進行了描述。接著搭建了針對PCIe的驗證平臺,并對所設計接口電路的具體功能進行了驗證。根據接口功能需求,構造具體驗證項,包括:APB接口的讀寫驗證;PCIe傳統(tǒng)中斷和MSI中斷的驗證;S2C AHB和C2S AHB接口的單拍傳輸驗證、四拍增量傳輸驗證、八拍增量傳...

【文章頁數】：92 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
    1.1 課題背景
    1.2 國內外研究現狀
    1.3 論文研究內容和章節(jié)安排
第二章 PCIe2.0協(xié)議與DMA
    2.1 概述
    2.2 PCIe以及DMA特性
        2.2.1 PCIe核的特性
        2.2.2 DMA核的特性
    2.3 PCIe功能介紹
        2.3.1 PCIe事務簡介
        2.3.2 PCIe設備層
        2.3.3 中斷
        2.3.4 根端口功能描述
    2.4 PCIe專用DMA
        2.4.1 DMA介紹
        2.4.2 taret模塊
        2.4.3 DMA引擎
第三章 PCIe2.0接口設計
    3.1 AHB接口
        3.1.1 AHB簡介
        3.1.2 AHB操作
        3.1.3 信號描述
        3.1.4 基本傳輸
        3.1.5 burst傳輸
        3.1.6 S2C AHB接口設計
        3.1.7 C2S AHB接口設計
    3.2 APB從接口
        3.2.1 APB接口簡介
        3.2.2 PCIe描述符
    3.3 target接口
        3.3.1 target讀接口
        3.3.2 taryet寫接口
        3.3.3 target傳輸類型
第四章 功能驗證
    4.1 驗證平臺搭建
        4.1.1 驗證平臺介紹
        4.1.2 驗證平臺搭建
    4.2 驗證結果分析
        4.2.1 APB讀寫驗證
        4.2.2 中斷功能驗證
        4.2.3 DMA操作
        4.2.4 C2S AHB接口驗證
        4.2.5 S2C AHM接口驗證
        4.2.6 target接口操作
        4.2.7 AHB接口性能計算
    4.3 本章小節(jié)
第五章 總結與展望
    5.1 總結
    5.2 展望
參考文獻
致謝
作者簡介



本文編號：3881577