隨著生活水平的不斷提高,消費(fèi)者對汽車的多功能性提出更高的要求,車載音視頻、GPS導(dǎo)航等汽車電子控制設(shè)備日益增多。這些電子設(shè)備間的線束連接不但復(fù)雜而且消耗能量,因此汽車內(nèi)部的集中布線和各個電子控制設(shè)備的互聯(lián)方式需要進(jìn)一步改善,從而提高整車系統(tǒng)的安全性和穩(wěn)定性。具有實(shí)時性強(qiáng)、成本低、可靠性高等優(yōu)點(diǎn)的控制器局域網(wǎng)絡(luò)(Controller Area Network,CAN)總線技術(shù)應(yīng)運(yùn)而生,現(xiàn)已發(fā)展成為唯一具有國際標(biāo)準(zhǔn)的、廣泛應(yīng)用于汽車、醫(yī)療儀器和工業(yè)自動化等眾多領(lǐng)域的現(xiàn)場總線技術(shù)。本文基于CAN 2.0B協(xié)議規(guī)范,對CAN總線控制器的設(shè)計(jì)展開深入研究。本文的主要內(nèi)容如下:首先,規(guī)劃CAN總線控制器的整體功能,在程序結(jié)構(gòu)設(shè)計(jì)時采用“自上而下”的設(shè)計(jì)方法,將總線控制器劃分為寄存器、位時序邏輯和位數(shù)據(jù)流處理器三個獨(dú)立又關(guān)聯(lián)的模塊。根據(jù)每個模塊的功能要求,將位時序邏輯模塊分為位定時、采樣點(diǎn)和位同步設(shè)計(jì),將位數(shù)據(jù)流處理器模塊分為位填充、驗(yàn)收濾波器、CRC校驗(yàn)、FIFO模塊、發(fā)送數(shù)據(jù)和接收數(shù)據(jù)模塊設(shè)計(jì),分別編寫Verilog HDL代碼對每個模塊進(jìn)行功能描述。其次,搭建仿真驗(yàn)證平臺,編寫測試激勵代碼并使...

【文章頁數(shù)】：89 頁

【學(xué)位級別】：碩士

【文章目錄】：
致謝
摘要
ABSTRACT
1 引言
    1.1 汽車總線技術(shù)
        1.1.1 總線技術(shù)的分類
        1.1.2 CAN總線的特點(diǎn)
    1.2 課題研究的意義
    1.3 國內(nèi)外研究現(xiàn)狀
    1.4 論文的主要研究內(nèi)容
2 CAN總線協(xié)議的介紹
    2.1 CAN總線的基本概念
    2.2 CAN總線的結(jié)構(gòu)與特性
        2.2.1 分層結(jié)構(gòu)
        2.2.2 電平特性
    2.3 CAN總線的幀格式與類型
        2.3.1 幀格式
        2.3.2 幀類型
    2.4 報(bào)文濾波與校驗(yàn)
        2.4.1 報(bào)文濾波
        2.4.2 報(bào)文校驗(yàn)
    2.5 CAN總線位時序要求
        2.5.1 位時間
        2.5.2 位同步
    2.6 本章小結(jié)
3 CAN總線控制器的設(shè)計(jì)
    3.1 CAN總線控制器整體結(jié)構(gòu)設(shè)計(jì)
        3.1.1 CAN總線控制器的功能結(jié)構(gòu)
        3.1.2 CAN總線控制器的程序結(jié)構(gòu)
    3.2 寄存器模塊的設(shè)計(jì)
        3.2.1 Basic CAN模式下的寄存器配置
        3.2.2 Peli CAN模式下的寄存器配置
        3.2.3 讀寫寄存器
    3.3 位時序邏輯模塊的設(shè)計(jì)
        3.3.1 位定時的設(shè)計(jì)
        3.3.2 采樣點(diǎn)的設(shè)計(jì)
        3.3.3 位同步的設(shè)計(jì)
    3.4 位數(shù)據(jù)流處理器模塊設(shè)計(jì)
        3.4.1 位填充模塊的設(shè)計(jì)
        3.4.2 CRC校驗(yàn)?zāi)K的設(shè)計(jì)
        3.4.3 驗(yàn)收濾波器模塊的設(shè)計(jì)
        3.4.4 FIFO模塊的設(shè)計(jì)
        3.4.5 發(fā)送數(shù)據(jù)模塊的設(shè)計(jì)
        3.4.6 接收數(shù)據(jù)模塊的設(shè)計(jì)
    3.5 本章小結(jié)
4 CAN總線控制器的功能仿真驗(yàn)證
    4.1 仿真驗(yàn)證方案
    4.2 寄存器模塊的驗(yàn)證
    4.3 位時序邏輯模塊的驗(yàn)證
    4.4 位數(shù)據(jù)流處理器模塊的驗(yàn)證
    4.5 本章小結(jié)
5 FPGA驗(yàn)證與結(jié)果分析
    5.1 FPGA開發(fā)流程
    5.2 邏輯綜合結(jié)果
    5.3 靜態(tài)時序分析結(jié)果
    5.4 上板調(diào)試結(jié)果
    5.5 本章小結(jié)
6 結(jié)論
參考文獻(xiàn)
作者簡歷及攻讀學(xué)位期間取得的研究成果
學(xué)位論文數(shù)據(jù)集



本文編號：3856445