頻率合成相關(guān)工程設(shè)計(jì)指的是以一個(gè)或數(shù)個(gè)參考頻率源為基準(zhǔn),在某一頻段范圍內(nèi),通過(guò)一定方法生成單個(gè)或多個(gè)工作頻點(diǎn)的過(guò)程。頻率合成相關(guān)技術(shù)問(wèn)世以來(lái),多種工程方法被廣泛應(yīng)用,本文中使用的是鎖相式頻率合成器(Phase Locked Loop,PLL)相關(guān)技術(shù)。本論文旨在針對(duì)C波段無(wú)線通信系統(tǒng)的研究基礎(chǔ)上,綜合設(shè)計(jì)實(shí)現(xiàn)應(yīng)用于工程的基于鎖相式頻率合成器鎖相環(huán)路,工作的內(nèi)容主要包括低本振鎖相環(huán)設(shè)計(jì)、高本振鎖相環(huán)設(shè)計(jì)、現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array,FPGA)控制部分電路。通過(guò)工程的相關(guān)設(shè)計(jì),實(shí)現(xiàn)了通過(guò)具有本振功能的頻率合成器來(lái)為射頻(Radio Frequency,RF)鏈路部分提供穩(wěn)定且高精度的頻率源信號(hào)。主要的工作總結(jié)如下:1.進(jìn)行了系統(tǒng)整體方案及拓?fù)涞脑O(shè)計(jì),主要是以拓?fù)鋱D形式實(shí)現(xiàn)整個(gè)通信系統(tǒng)結(jié)構(gòu)的設(shè)計(jì)和頻綜部分的布板安排,重點(diǎn)是鏈路、頻綜及檢波三個(gè)部分的拓?fù)湓O(shè)計(jì)。2.針對(duì)系統(tǒng)設(shè)計(jì)要求,通過(guò)基于使用Silicon Labs公司生產(chǎn)SI4133型鎖相式頻率合成芯片和Analog Devices公司生產(chǎn)的ADF4355型頻率合成芯片,構(gòu)造外圍電路,實(shí)現(xiàn)低...

【文章頁(yè)數(shù)】：81 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
縮略語(yǔ)簡(jiǎn)表
第一章 緒論
    1.1 頻率合成器國(guó)內(nèi)外的發(fā)展趨勢(shì)
    1.2 頻率合成器的研究現(xiàn)狀
    1.3 頻率合成器的研究意義
    1.4 本文的內(nèi)容安排
第二章 頻率合成理論及關(guān)鍵技術(shù)
    2.1 頻率合成技術(shù)的基本理論
    2.2 鎖相式頻率合成技術(shù)概述
        2.2.1 鎖相環(huán)基本理論及組成
        2.2.2 鎖相式頻率合成器的主要性能指標(biāo)
    2.3 鎖相式頻率合成器的優(yōu)缺點(diǎn)分析
    2.4 本章小結(jié)
第三章 系統(tǒng)整體方案及方案設(shè)計(jì)
    3.1 系統(tǒng)方案介紹
        3.1.1 系統(tǒng)框圖介紹
        3.1.2 系統(tǒng)腔體介紹
    3.2 系統(tǒng)設(shè)計(jì)指標(biāo)
    3.3 基于系統(tǒng)設(shè)計(jì)要求的頻率合成器設(shè)計(jì)構(gòu)想
    3.4 各部分拓?fù)湓O(shè)計(jì)
        3.4.1 鏈路部分拓?fù)湓O(shè)計(jì)
        3.4.2 頻綜部分拓?fù)湓O(shè)計(jì)
        3.4.3 檢波部分拓?fù)湓O(shè)計(jì)
    3.5 本章小節(jié)
第四章 頻率合成器電路及控制部分程序設(shè)計(jì)
    4.1 頻率合成器電路設(shè)計(jì)
        4.1.1 原理圖部分
        4.1.2 PCB板圖部分
    4.2 FPGA程序設(shè)計(jì)
        4.2.1 兩款鎖相環(huán)芯片介紹
        4.2.2 FPGA程序設(shè)計(jì)
    4.3 其他部分電路設(shè)計(jì)
        4.3.1 π 網(wǎng)電路設(shè)計(jì)
        4.3.2 放大器電路設(shè)計(jì)
    4.4 PCB制板重難點(diǎn)問(wèn)題
    4.5 本章小結(jié)
第五章 頻率合成器測(cè)試結(jié)果分析及設(shè)計(jì)中重難點(diǎn)問(wèn)題歸納
    5.1 系統(tǒng)測(cè)試環(huán)境介紹
    5.2 實(shí)際測(cè)試結(jié)果及分析
        5.2.1 低本振鎖相環(huán)電路測(cè)試結(jié)果及分析
        5.2.2 高本振鎖相環(huán)電路測(cè)試結(jié)果及分析
    5.3 重難點(diǎn)問(wèn)題研究與歸納
        5.3.1 低本振頻率合成器相關(guān)問(wèn)題
        5.3.2 高本振頻率合成器相關(guān)問(wèn)題
        5.3.3 關(guān)于進(jìn)一步改善相位噪聲的研究
        5.3.4 關(guān)于進(jìn)一步改善雜散抑制的研究
    5.4 相關(guān)問(wèn)題改善后的最終測(cè)試結(jié)果與前期測(cè)試結(jié)果的比較
    5.5 本章小結(jié)
第六章 總結(jié)與展望
    6.1 工作總結(jié)
    6.2 研究展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果



本文編號(hào)：3847922