對講機在災(zāi)害救援、公共安全、安防布控、能源運輸、交通安全等領(lǐng)域發(fā)揮著無可替代的重要作用,隨著通信技術(shù)的不斷發(fā)展以及用戶對功能需求的增長,對講機完成數(shù)字化是必然的。ETSI于2005年推出的dPMR數(shù)字對講機協(xié)議,具有設(shè)計技術(shù)門檻低、實現(xiàn)成本少的特點,十分適合對講機由模擬向數(shù)字的過渡過程中使用。本文基于FPGA,以硬件邏輯實現(xiàn)dPMR對講機的數(shù)字基帶功能,對形成低成本的dPMR專用型基帶芯片,具有一定參考意義。本文首先對dPMR標(biāo)準(zhǔn)協(xié)議進(jìn)行詳細(xì)的研究,分別對dPMR協(xié)議棧、基本幀結(jié)構(gòu)、業(yè)務(wù)信令結(jié)構(gòu)、信道編碼技術(shù)以及基本幀的信道編碼方式進(jìn)行闡述;接著對dPMR數(shù)字基帶的鏈路結(jié)構(gòu)進(jìn)行設(shè)計,并對鏈路中成型濾波、正交調(diào)制、差分鑒頻、頻偏估計和定時同步等關(guān)鍵技術(shù)進(jìn)行研究設(shè)計,其中重點研究了定時同步算法,提出一種適用于dPMR系統(tǒng)的高精度、快速捕獲且具有良好跟蹤性能的定時估計算法;然后,根據(jù)應(yīng)用需求,基于FPGA對數(shù)字基帶進(jìn)行整體結(jié)構(gòu)設(shè)計和模塊劃分,并對各時鐘域中的子模塊進(jìn)行設(shè)計實現(xiàn),在高速時鐘域重點設(shè)計了組幀控制器和解幀控制器,以完成數(shù)字基帶組解幀控制,在低速時鐘域重點對濾波器模塊、前導(dǎo)碼檢測模塊...

【文章頁數(shù)】：95 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題背景與意義
    1.2 數(shù)字對講機的國內(nèi)外研究現(xiàn)狀
    1.3 論文主要工作與結(jié)構(gòu)安排
第2章 dPMR協(xié)議研究
    2.1 dPMR協(xié)議棧簡介
    2.2 dPMR突發(fā)傳輸?shù)膸Y(jié)構(gòu)
        2.2.1 信息幀結(jié)構(gòu)
        2.2.2 尾幀結(jié)構(gòu)
        2.2.3 負(fù)載幀結(jié)構(gòu)
        2.2.4 業(yè)務(wù)信令結(jié)構(gòu)
    2.3 dPMR協(xié)議中的信道編碼研究
        2.3.1 CRC校驗
        2.3.2 漢明編碼
        2.3.3 交織
        2.3.4 擾碼
        2.3.5 基本幀的信道編碼
    2.4 dPMR的調(diào)制方式
    2.5 本章小結(jié)
第3章 數(shù)字基帶關(guān)鍵技術(shù)設(shè)計
    3.1 基帶鏈路結(jié)構(gòu)設(shè)計
    3.2 成型濾波
    3.3 正交調(diào)制
    3.4 差分鑒頻
    3.5 頻偏估計
    3.6 定時同步
        3.6.1 定時誤差估計
        3.6.2 插值控制和插值濾波
        3.6.3 算法仿真
    3.7 本章小結(jié)
第4章 基于FPGA的數(shù)字基帶實現(xiàn)
    4.1 數(shù)字基帶實現(xiàn)架構(gòu)
    4.2 高速時鐘域單元
        4.2.1 SPI設(shè)備控制器
        4.2.2 寄存器組
        4.2.3 組幀控制器
        4.2.4 解幀控制器
        4.2.5 編碼模塊和解碼模塊
        4.2.6 映射模塊
        4.2.7 同步碼檢測器
    4.3 低速時鐘域單元
        4.3.1 正交調(diào)制模塊
        4.3.2 差分鑒頻模塊
        4.3.3 濾波器模塊
        4.3.4 前導(dǎo)碼檢測模塊
        4.3.5 頻偏估計模塊
        4.3.6 位同步模塊
        4.3.7 序列判決模塊
    4.4 異步FIFO
    4.5 本章小結(jié)
第5章 數(shù)字基帶的仿真驗證與板級驗證
    5.1 仿真驗證
        5.1.1 仿真驗證平臺的搭建
        5.1.2 驗證結(jié)果及分析
        5.1.3 接收機性能測試
    5.2 板級驗證
        5.2.1 FPGA驗證平臺
        5.2.2 驗證結(jié)果及分析
    5.3 本章小結(jié)
第6章 結(jié)論和展望
致謝
參考文獻(xiàn)
附錄1 攻讀碩士學(xué)位期間發(fā)表的論文



本文編號：3841231