基于AMBA2.0的AHB Matrix總線架構(gòu)設(shè)計(jì)
發(fā)布時(shí)間:2023-07-30 16:34
片上系統(tǒng)(SoC,System on Chip)廣泛應(yīng)用于各類電子設(shè)備中。為了降低風(fēng)險(xiǎn)、加快設(shè)計(jì)進(jìn)程,SoC設(shè)計(jì)普遍采用片上總線復(fù)用IP(Intellectual Property,知識(shí)產(chǎn)權(quán))的設(shè)計(jì)方式,因此片上總線成為決定SoC性能的關(guān)鍵因素。由于總線上主從設(shè)備數(shù)量的快速增長(zhǎng),傳統(tǒng)總線結(jié)構(gòu)難以滿足高速設(shè)備對(duì)吞吐率和訪問(wèn)延遲的要求,制約了 SoC系統(tǒng)性能的進(jìn)一步提升。為了解決這一問(wèn)題,本文在AMBA2.0中AHB總線協(xié)議的基礎(chǔ)上,通過(guò)將主機(jī)側(cè)集中仲裁改為從機(jī)側(cè)分布仲裁,拆分功能模塊,使每臺(tái)主從設(shè)備擁有獨(dú)立互聯(lián)模塊的方法,利用Verilog設(shè)計(jì)出一種具有并行傳輸機(jī)制的新型總線架構(gòu)——AHB Bus Matrix(AHB總線矩陣)。在分析AMBA2.0和AMBA3.0協(xié)議的基礎(chǔ)上,定義AHB總線矩陣的功能,完成了整體架構(gòu)和微架構(gòu)設(shè)計(jì)。最后,在完成代碼設(shè)計(jì)的基礎(chǔ)上,實(shí)現(xiàn)代碼參數(shù)化,并使用Python編寫(xiě)總線代碼生成工具,該工具可根據(jù)不同應(yīng)用需求生成AHB總線矩陣代碼。在驗(yàn)證過(guò)程中,首先使用SystemVerilog編寫(xiě)總線功能模型,搭建驗(yàn)證環(huán)境。經(jīng)過(guò)功能仿真,驗(yàn)證所設(shè)計(jì)總線的單次讀寫(xiě)、增量讀...
【文章頁(yè)數(shù)】:78 頁(yè)
【學(xué)位級(jí)別】:碩士
【文章目錄】:
摘要
Abstract
1 緒論
1.1 課題背景
1.2 國(guó)內(nèi)外研究現(xiàn)狀
1.2.1 AMBA協(xié)議研究情況
1.2.2 片上總線仲裁研究情況
1.2.3 片上總線和片上網(wǎng)絡(luò)的比較
1.3 研究課題來(lái)源及研究意義
1.4 論文組織結(jié)構(gòu)
2 AHB總線概述
2.1 AHB總線系統(tǒng)結(jié)構(gòu)
2.1.1 總線簡(jiǎn)介
2.1.2 總線結(jié)構(gòu)
2.1.3 使用缺陷
2.2 AHB-Lite總線結(jié)構(gòu)
2.2.1 總線簡(jiǎn)介
2.2.2 總線結(jié)構(gòu)
2.2.3 使用缺陷
2.3 總線傳輸原理
2.3.1 基本傳輸
2.3.2 突發(fā)傳輸
2.4 本章小結(jié)
3 AHB總線矩陣系統(tǒng)
3.1 AHB總線矩陣系統(tǒng)設(shè)計(jì)思路
3.2 總線架構(gòu)設(shè)計(jì)
3.3 總線微架構(gòu)設(shè)計(jì)
3.3.1 地址譯碼模塊
3.3.2 狀態(tài)機(jī)控制模塊
3.3.3 信號(hào)寄存模塊
3.3.4 主設(shè)備多路模塊
3.3.5 從設(shè)備多路模塊
3.3.6 仲裁模塊
3.4 參數(shù)化設(shè)計(jì)
3.5 本章小結(jié)
4 總線系統(tǒng)驗(yàn)證環(huán)境
4.1 總線功能模型
4.2 總線矩陣仿真結(jié)構(gòu)
4.3 比對(duì)模型仿真結(jié)構(gòu)
4.4 驗(yàn)證策略
4.5 本章小結(jié)
5 仿真與結(jié)果分析
5.1 AHB總線矩陣系統(tǒng)基本功能
5.1.1 基本讀寫(xiě)
5.1.2 增量讀寫(xiě)
5.1.3 回環(huán)讀寫(xiě)
5.2 性能指標(biāo)分析
5.2.1 訪問(wèn)時(shí)間
5.2.2 吞吐量
5.2.3 面積
5.3 本章小結(jié)
6 總結(jié)與展望
致謝
參考文獻(xiàn)
附錄
在校學(xué)習(xí)期間所發(fā)表的論文、專利、獲獎(jiǎng)及社會(huì)評(píng)價(jià)等
本文編號(hào):3837827
【文章頁(yè)數(shù)】:78 頁(yè)
【學(xué)位級(jí)別】:碩士
【文章目錄】:
摘要
Abstract
1 緒論
1.1 課題背景
1.2 國(guó)內(nèi)外研究現(xiàn)狀
1.2.1 AMBA協(xié)議研究情況
1.2.2 片上總線仲裁研究情況
1.2.3 片上總線和片上網(wǎng)絡(luò)的比較
1.3 研究課題來(lái)源及研究意義
1.4 論文組織結(jié)構(gòu)
2 AHB總線概述
2.1 AHB總線系統(tǒng)結(jié)構(gòu)
2.1.1 總線簡(jiǎn)介
2.1.2 總線結(jié)構(gòu)
2.1.3 使用缺陷
2.2 AHB-Lite總線結(jié)構(gòu)
2.2.1 總線簡(jiǎn)介
2.2.2 總線結(jié)構(gòu)
2.2.3 使用缺陷
2.3 總線傳輸原理
2.3.1 基本傳輸
2.3.2 突發(fā)傳輸
2.4 本章小結(jié)
3 AHB總線矩陣系統(tǒng)
3.1 AHB總線矩陣系統(tǒng)設(shè)計(jì)思路
3.2 總線架構(gòu)設(shè)計(jì)
3.3 總線微架構(gòu)設(shè)計(jì)
3.3.1 地址譯碼模塊
3.3.2 狀態(tài)機(jī)控制模塊
3.3.3 信號(hào)寄存模塊
3.3.4 主設(shè)備多路模塊
3.3.5 從設(shè)備多路模塊
3.3.6 仲裁模塊
3.4 參數(shù)化設(shè)計(jì)
3.5 本章小結(jié)
4 總線系統(tǒng)驗(yàn)證環(huán)境
4.1 總線功能模型
4.2 總線矩陣仿真結(jié)構(gòu)
4.3 比對(duì)模型仿真結(jié)構(gòu)
4.4 驗(yàn)證策略
4.5 本章小結(jié)
5 仿真與結(jié)果分析
5.1 AHB總線矩陣系統(tǒng)基本功能
5.1.1 基本讀寫(xiě)
5.1.2 增量讀寫(xiě)
5.1.3 回環(huán)讀寫(xiě)
5.2 性能指標(biāo)分析
5.2.1 訪問(wèn)時(shí)間
5.2.2 吞吐量
5.2.3 面積
5.3 本章小結(jié)
6 總結(jié)與展望
致謝
參考文獻(xiàn)
附錄
在校學(xué)習(xí)期間所發(fā)表的論文、專利、獲獎(jiǎng)及社會(huì)評(píng)價(jià)等
本文編號(hào):3837827
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/3837827.html
最近更新
教材專著