近年,在全球都刮起了人工智能的熱潮,人工智能的技術(shù)不僅在學(xué)術(shù)界中被廣泛研究,在工業(yè)界也被深度開發(fā)后大量投入商用,為國民經(jīng)濟(jì)帶來了巨大的效益。深度學(xué)習(xí)是人工智能領(lǐng)域中最受關(guān)注的一個(gè)技術(shù),它是基于人類認(rèn)知事物時(shí)大腦的生物學(xué)原理而提出的對(duì)大規(guī)模的數(shù)據(jù)進(jìn)行學(xué)習(xí)的一套算法模型,在計(jì)算機(jī)視覺、自然語言處理、語音識(shí)別等領(lǐng)域獲得了極佳的效果。最早,人們使用CPU來執(zhí)行深度學(xué)習(xí)算法,但CPU無法高效地實(shí)現(xiàn)包含大量數(shù)值計(jì)算的深度學(xué)習(xí)算法。后來,人們開始將GPU設(shè)備引入到深度學(xué)習(xí)中,GPU包含大量的計(jì)算核心,很適合加速深度學(xué)習(xí)算法中的一些并行度很高的模型,比如卷積神經(jīng)網(wǎng)絡(luò)。但GPU存在能耗高的缺點(diǎn),如果被大規(guī)模部署,則違背了數(shù)據(jù)中心綠色節(jié)能的發(fā)展趨勢。再后來,FPGA作為一種新興的加速設(shè)備,依靠它低功耗、可重配置等優(yōu)點(diǎn),逐漸引起了大量學(xué)者的關(guān)注。在此背景下,本文將結(jié)合CPU和FPGA特點(diǎn),把CPU作為控制主機(jī),FPGA作為加速設(shè)備,搭建了一個(gè)主-從式架構(gòu)的硬件加速平臺(tái)。這個(gè)平臺(tái)用于加速深度學(xué)習(xí)算法中的兩個(gè)重要的模型,一個(gè)是循環(huán)神經(jīng)網(wǎng)絡(luò)模型,另一個(gè)是卷積神經(jīng)網(wǎng)絡(luò)模型,前者用于解決時(shí)間序列上的模式識(shí)別問題,后者...

【文章頁數(shù)】：89 頁

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 課題研究背景與意義
    1.2 國內(nèi)外研究現(xiàn)狀與發(fā)展趨勢
    1.3 主要工作及貢獻(xiàn)
    1.4 論文的研究內(nèi)容和組織結(jié)構(gòu)
第二章 相關(guān)技術(shù)基礎(chǔ)
    2.1 深度學(xué)習(xí)基礎(chǔ)理論
        2.1.1 人工神經(jīng)元模型
        2.1.2 神經(jīng)網(wǎng)絡(luò)
    2.2 FPGA概述
    2.3 硬件加速技術(shù)簡介
        2.3.1 GPU加速
        2.3.2 FPGA加速
        2.3.3 ASIC加速
    2.4 本章小結(jié)
第三章 基于FPGA的OpenCL編程模型
    3.1 OpenCL基礎(chǔ)
        3.1.1 OpenCL平臺(tái)模型
        3.1.2 OpenCL執(zhí)行模型
        3.1.3 OpenCL存儲(chǔ)模型
    3.2 基于FPGA的OpenCL編程流程
    3.3 基于FPGA的OpenCL編程優(yōu)化
    3.4 本章小結(jié)
第四章 循環(huán)神經(jīng)網(wǎng)絡(luò)加速方案設(shè)計(jì)
    4.1 循環(huán)神經(jīng)網(wǎng)絡(luò)模型推導(dǎo)
    4.2 循環(huán)神經(jīng)網(wǎng)絡(luò)并行加速方案
    4.3 循環(huán)神經(jīng)網(wǎng)絡(luò)加速系統(tǒng)架構(gòu)設(shè)計(jì)
    4.4 本章小結(jié)
第五章 卷積神經(jīng)網(wǎng)絡(luò)加速方案設(shè)計(jì)
    5.1 卷積神經(jīng)網(wǎng)絡(luò)基本理論與分析
        5.1.1 卷積神經(jīng)網(wǎng)絡(luò)基本部件
        5.1.2 卷積神經(jīng)網(wǎng)絡(luò)模型推導(dǎo)
            5.1.2.1 推理階段
            5.1.2.2 訓(xùn)練階段
    5.2 卷積神經(jīng)網(wǎng)絡(luò)通用加速系統(tǒng)架構(gòu)設(shè)計(jì)
    5.3 基于通道的卷積神經(jīng)網(wǎng)絡(luò)加速方案
    5.4 本章小結(jié)
第六章 深度學(xué)習(xí)算法加速方案實(shí)現(xiàn)與結(jié)果
    6.1 FPGA硬件加速平臺(tái)介紹
        6.1.1 硬件平臺(tái)介紹
        6.1.2 軟件平臺(tái)介紹
    6.2 循環(huán)神經(jīng)網(wǎng)絡(luò)加速方案實(shí)驗(yàn)
        6.2.1 實(shí)驗(yàn)方案
        6.2.2 內(nèi)核程序設(shè)計(jì)
            6.2.2.1 推理階段內(nèi)核程序設(shè)計(jì)
            6.2.2.2 訓(xùn)練階段內(nèi)核程序設(shè)計(jì)
        6.2.3 循環(huán)神經(jīng)網(wǎng)絡(luò)加速方案實(shí)驗(yàn)結(jié)果
    6.3 卷積神經(jīng)網(wǎng)絡(luò)加速方案實(shí)驗(yàn)
        6.3.1 實(shí)驗(yàn)方案
        6.3.2 通用內(nèi)核程序設(shè)計(jì)
            6.3.2.1 推理階段內(nèi)核程序設(shè)計(jì)
            6.3.2.2 訓(xùn)練階段內(nèi)核程序設(shè)計(jì)
        6.3.3 卷積神經(jīng)網(wǎng)絡(luò)加速方案實(shí)驗(yàn)結(jié)果
    6.4 本章小結(jié)
第七章 總結(jié)與展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果



本文編號(hào)：3827495