面向2.5G SerDes的8b/10b編解碼電路設(shè)計與測試
發(fā)布時間:2023-04-20 01:07
隨著信息技術(shù)的高速前進,特別是高速傳輸接口技術(shù)的發(fā)展,傳統(tǒng)并行接口技術(shù)由于已經(jīng)遇到了速度上的瓶頸,因此很難進一步發(fā)展,取而代之的是高速串口技術(shù),以前用于光纖通道的高速SerDes逐漸成為接口中的主流技術(shù)。高速接口SerDes是Serializer(串行器)和Dserializer(解串器)的簡稱。這種接口技術(shù)屬于主流的TDM(時分多路復(fù)用)、P2P(point-to-point,點對點)高速串行接口技術(shù)。本文的SerDes主要由接收端和發(fā)送端組成。在發(fā)送模塊內(nèi),低速并行數(shù)據(jù)經(jīng)過編碼電路進行編碼后,將已進行過DC補償?shù)牡退俨⑿袛?shù)據(jù)經(jīng)串行器串化,由LVDS(低壓差分信號)發(fā)送電路通過傳輸媒介(如光纖等)傳輸出去。在接收模塊,將高速LVDS信號轉(zhuǎn)為正確的串行電平信號,經(jīng)并串轉(zhuǎn)換得到低速并行信號,并由解碼電路進行解碼,將低速并行數(shù)據(jù)還原。本文中編解碼電路的設(shè)計是基于IBM在1983發(fā)明的8b/10b編碼協(xié)議專利進行的。8b/10b編碼技術(shù)具有編碼后的數(shù)據(jù)保持DC平衡(數(shù)據(jù)流中不會有連續(xù)5個以上的“1”或者“0”)的特點,并通過編碼規(guī)則在數(shù)據(jù)流中檢錯,可以通過特殊編碼K碼來實現(xiàn)數(shù)據(jù)流控制,可以滿...
【文章頁數(shù)】:79 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 本課題的研究背景及研究意義
1.2 國內(nèi)外的研究現(xiàn)狀
1.3 本論文的主要工作
第二章 SerDes芯片概述
2.1 SerDes接.概述
2.1.1 鎖相環(huán)
2.1.2 LVDS技術(shù)
2.1.3 時鐘與數(shù)據(jù)恢復(fù)電路
2.1.4 8b/10b編解碼電路
2.2 高速接.中常見的編碼技術(shù)
2.2.1 4b/5b編碼技術(shù)
2.2.2 64b/66b編碼技術(shù)
2.3 高速接.的測試方法
2.3.1 高速接.中關(guān)鍵測試信號
2.3.2 影響高速信號質(zhì)量的因素
2.3.3 抖動的測試
2.4 本章小結(jié)
第三章 編碼電路設(shè)計
3.1 數(shù)字IC的設(shè)計流程
3.2 8b/10b編碼的原理
3.3 組合邏輯實現(xiàn) 8b/10b編碼
3.4 基于查找表實現(xiàn) 8b/10b編碼器
3.5 8b/10b編碼器的擴展
3.6 偽隨機碼發(fā)送電路的設(shè)計
3.6.1 BIST電路的介紹
3.6.2 PRBS偽隨機產(chǎn)生原理
3.6.3 PRBS偽隨機產(chǎn)生電路設(shè)計
3.6.4 PRBS偽隨機產(chǎn)生電路與編碼電路組合
3.7 本章小結(jié)
第四章 解碼電路設(shè)計
4.1 解碼模塊介紹
4.2 Comma檢測電路設(shè)計
4.2.1 Comma檢測的原理
4.2.2 Comma檢測電路設(shè)計
4.2.3 移位寄存器模塊設(shè)計
4.2.4 PRBS檢測電路設(shè)計
4.3 解碼電路設(shè)計
4.3.1 解碼電路的原理
4.3.2 組合電路實現(xiàn) 8b/10b解碼
4.3.3 查找表實現(xiàn)解碼電路
4.3.4 解碼電路的擴展
4.4 本章小結(jié)
第五章 仿真與測試
5.1 8b/10b編解碼的仿真分析
5.1.1 RTL級驗證與代碼覆蓋率分析
5.1.2 8b/10b編解碼模塊前仿真
5.1.3 編解碼電路后仿真
5.2 SerDes芯片測試
5.3 本章小結(jié)
第六章 總結(jié)與展望
致謝
參考文獻
讀研期間取得研究成果
本文編號:3794574
【文章頁數(shù)】:79 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 本課題的研究背景及研究意義
1.2 國內(nèi)外的研究現(xiàn)狀
1.3 本論文的主要工作
第二章 SerDes芯片概述
2.1 SerDes接.概述
2.1.1 鎖相環(huán)
2.1.2 LVDS技術(shù)
2.1.3 時鐘與數(shù)據(jù)恢復(fù)電路
2.1.4 8b/10b編解碼電路
2.2 高速接.中常見的編碼技術(shù)
2.2.1 4b/5b編碼技術(shù)
2.2.2 64b/66b編碼技術(shù)
2.3 高速接.的測試方法
2.3.1 高速接.中關(guān)鍵測試信號
2.3.2 影響高速信號質(zhì)量的因素
2.3.3 抖動的測試
2.4 本章小結(jié)
第三章 編碼電路設(shè)計
3.1 數(shù)字IC的設(shè)計流程
3.2 8b/10b編碼的原理
3.3 組合邏輯實現(xiàn) 8b/10b編碼
3.4 基于查找表實現(xiàn) 8b/10b編碼器
3.5 8b/10b編碼器的擴展
3.6 偽隨機碼發(fā)送電路的設(shè)計
3.6.1 BIST電路的介紹
3.6.2 PRBS偽隨機產(chǎn)生原理
3.6.3 PRBS偽隨機產(chǎn)生電路設(shè)計
3.6.4 PRBS偽隨機產(chǎn)生電路與編碼電路組合
3.7 本章小結(jié)
第四章 解碼電路設(shè)計
4.1 解碼模塊介紹
4.2 Comma檢測電路設(shè)計
4.2.1 Comma檢測的原理
4.2.2 Comma檢測電路設(shè)計
4.2.3 移位寄存器模塊設(shè)計
4.2.4 PRBS檢測電路設(shè)計
4.3 解碼電路設(shè)計
4.3.1 解碼電路的原理
4.3.2 組合電路實現(xiàn) 8b/10b解碼
4.3.3 查找表實現(xiàn)解碼電路
4.3.4 解碼電路的擴展
4.4 本章小結(jié)
第五章 仿真與測試
5.1 8b/10b編解碼的仿真分析
5.1.1 RTL級驗證與代碼覆蓋率分析
5.1.2 8b/10b編解碼模塊前仿真
5.1.3 編解碼電路后仿真
5.2 SerDes芯片測試
5.3 本章小結(jié)
第六章 總結(jié)與展望
致謝
參考文獻
讀研期間取得研究成果
本文編號:3794574
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/3794574.html
最近更新
教材專著