數(shù)據(jù)加密和信息保護(hù)已經(jīng)被智慧家庭、醫(yī)療研究、國(guó)防安全等民用和軍事領(lǐng)域所廣泛應(yīng)用,目前實(shí)現(xiàn)這種技術(shù)主要用兩種平臺(tái),即軟件和硬件平臺(tái)實(shí)現(xiàn)。硬件實(shí)現(xiàn)更具實(shí)用性,也更復(fù)雜。一方面,雖然軟件實(shí)現(xiàn)數(shù)據(jù)加密比較靈活,但是加密和解密效率低,應(yīng)用FPGA硬件并行處理數(shù)據(jù)速度更快,更適合處理大數(shù)據(jù)時(shí)代下的海量數(shù)據(jù);另一方面,軟件運(yùn)行的過(guò)程中數(shù)據(jù)容易被網(wǎng)絡(luò)病毒破壞和盜取,受攻擊的風(fēng)險(xiǎn)逐年增加,而FPGA硬件技術(shù)則更適合在數(shù)據(jù)處理過(guò)程中保護(hù)數(shù)據(jù)。本論文首先對(duì)傳統(tǒng)對(duì)稱加密算法以及非對(duì)稱加密算法進(jìn)行分析,通過(guò)對(duì)數(shù)據(jù)在傳輸過(guò)程中信息容易被黑客進(jìn)行非法截獲、暴力破解、有意篡改的問(wèn)題進(jìn)行介紹,對(duì)常用的加密算法的優(yōu)點(diǎn)和缺點(diǎn)進(jìn)行對(duì)比分析,針對(duì)這些問(wèn)題而選擇了適合的AES對(duì)稱加密算法,并利用RSA算法的優(yōu)點(diǎn)進(jìn)行互補(bǔ)改進(jìn)。在硬件實(shí)現(xiàn)上,基于AES加密算法的基本原理,使用Verilog HDL(硬件描述語(yǔ)言)依次實(shí)現(xiàn)算法的字節(jié)代換運(yùn)算、行移位運(yùn)算、列混合運(yùn)算、輪密鑰加運(yùn)算。結(jié)合RSA算法,對(duì)AES算法中密鑰容易被截獲破解的缺陷進(jìn)行改進(jìn),最終通過(guò)數(shù)字信封技術(shù)對(duì)數(shù)據(jù)進(jìn)行收發(fā)。其次,為提高硬件的利用效率,對(duì)AES實(shí)現(xiàn)部分采用了流水線式...

【文章頁(yè)數(shù)】：62 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 研究背景及意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 FPGA的 IP設(shè)計(jì)前景
    1.4 數(shù)據(jù)加密技術(shù)的難點(diǎn)
    1.5 論文主要研究?jī)?nèi)容
2 數(shù)據(jù)加密算法密碼學(xué)分析
    2.1 對(duì)稱加密算法
        2.1.1 數(shù)學(xué)基礎(chǔ)
        2.1.2 AES算法結(jié)構(gòu)
    2.2 AES算法分析
        2.2.1 字節(jié)代換運(yùn)算
        2.2.2 行移位變換
        2.2.3 列混合變換
        2.2.4 輪密鑰加變換
        2.2.5 密鑰擴(kuò)展模塊
        2.2.6 AESIP結(jié)構(gòu)設(shè)計(jì)
    2.3 非對(duì)稱加密算法
        2.3.1 RSA算法原理
    2.4 本文算法
    2.5 本章小結(jié)
3 數(shù)據(jù)加密系統(tǒng)的總體結(jié)構(gòu)
    3.1 系統(tǒng)總體結(jié)構(gòu)
        3.1.1 硬件開發(fā)平臺(tái)
        3.1.2 Quartus II概述
        3.1.3 仿真軟件Model Sim
    3.2 AHB-Lite總線協(xié)議
        3.2.1 AHB總線的接口設(shè)計(jì)方案
        3.2.2 AHB仲裁器
        3.2.3 AHB主機(jī)接口
        3.2.4 AHB譯碼器
        3.2.5 AHB從機(jī)接口
    3.3 AHB總線通信的AES加密設(shè)計(jì)
        3.3.1 AES算法與AHB總線連接的設(shè)計(jì)
        3.3.2 AHB總線傳輸設(shè)計(jì)
        3.3.3 AHB從機(jī)模塊及其接口設(shè)計(jì)
        3.3.4 加密運(yùn)算模塊
    3.4 本章小結(jié)
4 基于FPGA的加密算法的實(shí)現(xiàn)
    4.1 加密算法的設(shè)計(jì)與實(shí)現(xiàn)
        4.1.1 字節(jié)代換模塊
        4.1.2 列混合模塊
        4.1.3 S-box模塊
        4.1.4 輪密鑰表模塊
        4.1.5 頂層模塊
    4.2 圖像數(shù)據(jù)加密、解密的實(shí)現(xiàn)
    4.3 本章小結(jié)
5 系統(tǒng)測(cè)試與實(shí)驗(yàn)結(jié)果分析
    5.1 系統(tǒng)測(cè)試方案
        5.1.1 加密IP的測(cè)試流程
        5.1.2 安全性能分析
    5.2 仿真軟件中算法驗(yàn)證與結(jié)果分析
    5.3 器件資源利用率
    5.4 本章小結(jié)
6 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望與不足
致謝
參考文獻(xiàn)
附錄A 附圖
攻讀學(xué)位期間的研究成果



本文編號(hào)：3794065