5G通信、超級(jí)數(shù)據(jù)中心、寬帶城域網(wǎng)及局域網(wǎng)等支撐著移動(dòng)互聯(lián)、物聯(lián)網(wǎng)以及云計(jì)算等業(yè)務(wù)的蓬勃發(fā)展,而25G甚至100G、400G超高速光收發(fā)器是其核心基礎(chǔ)模塊之一。超高速數(shù)據(jù)傳輸會(huì)導(dǎo)致接收端收到的信號(hào)畸變很?chē)?yán)重,而收發(fā)器中用來(lái)從畸變信號(hào)中恢復(fù)出高質(zhì)量時(shí)鐘和數(shù)據(jù)的時(shí)鐘數(shù)據(jù)恢復(fù)電路(CDR)就顯得尤為重要。本文采用標(biāo)準(zhǔn)40nm CMOS工藝研究并設(shè)計(jì)了兩款無(wú)參考時(shí)鐘全速率25Gb/s CDR電路,且該25Gb/s CDR通過(guò)多路并行也可應(yīng)用于100G、400G等超高速光收發(fā)器中。設(shè)計(jì)了一款多環(huán)路無(wú)參考全速率CDR電路。通過(guò)將鑒頻環(huán)路的控制支路和鑒相環(huán)路的積分控制支路接入VCO的粗控端,將鑒相環(huán)路的比例控制支路接入VCO的細(xì)控端,一方面可以同時(shí)實(shí)現(xiàn)寬捕獲范圍和高抖動(dòng)性能,另一方面可以實(shí)現(xiàn)更快的環(huán)路鎖定速度以及更小的濾波器面積。CDR電路主要由全速率Bang-Bang型鑒頻鑒相器(PFD)、正交時(shí)鐘輸出的四級(jí)環(huán)形壓控振蕩器(VCO)、三個(gè)電壓/電流轉(zhuǎn)換電路(V/I)及環(huán)路濾波器(LPF)構(gòu)成。其中,雙控制端的環(huán)形VCO采用了新型的反相器調(diào)諧方式,不僅可以獲得更寬的頻率調(diào)諧范圍,而且可以提高調(diào)諧線性...

【文章頁(yè)數(shù)】：102 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
專(zhuān)用術(shù)語(yǔ)注釋表
第一章 緒論
    1.1 研究背景及意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 本文主要研究?jī)?nèi)容以及創(chuàng)新點(diǎn)
    1.4 論文的組織結(jié)構(gòu)
第二章 CDR電路的結(jié)構(gòu)與設(shè)計(jì)原理
    2.1 CDR電路的基本結(jié)構(gòu)
        2.1.1 相位反饋跟蹤環(huán)路結(jié)構(gòu)
        2.1.2 無(wú)反饋及無(wú)跟蹤環(huán)路結(jié)構(gòu)
        2.1.3 CDR電路結(jié)構(gòu)的比較總結(jié)
    2.2 CDR電路的性能指標(biāo)
        2.2.1 抖動(dòng)產(chǎn)生
        2.2.2 抖動(dòng)傳輸
        2.2.3 抖動(dòng)容限
    2.3 基于PLL型 CDR的設(shè)計(jì)方法
        2.3.1 線性CDR環(huán)路特性與設(shè)計(jì)原理
        2.3.2 Bang-Bang型 CDR環(huán)路特性與設(shè)計(jì)原理
    2.4 CDR電路主要模塊分析
        2.4.1 壓控振蕩器
        2.4.2 鑒頻鑒相器
        2.4.3 電荷泵與V/I
    2.5 本章小結(jié)
第三章 多環(huán)路25Gb/s全速率無(wú)參考時(shí)鐘CDR電路設(shè)計(jì)
    3.1 CDR整體結(jié)構(gòu)設(shè)計(jì)
        3.1.1 CDR整體框架
        3.1.2 基本工作原理
    3.2 壓控振蕩器的設(shè)計(jì)
        3.2.1 延遲單元的研究與設(shè)計(jì)
        3.2.2 VCO的仿真驗(yàn)證
    3.3 鑒頻鑒相器的設(shè)計(jì)
        3.3.1 鑒相器的分析與設(shè)計(jì)
        3.3.2 鑒頻器的分析與設(shè)計(jì)
        3.3.3 PFD的分析與仿真驗(yàn)證
    3.4 電壓電流轉(zhuǎn)換器的設(shè)計(jì)
    3.5 CDR版圖設(shè)計(jì)與仿真
        3.5.1 版圖設(shè)計(jì)
        3.5.2 環(huán)路仿真驗(yàn)證
    3.6 本章小結(jié)
第四章 低抖動(dòng)25Gb/s全速率無(wú)參考時(shí)鐘CDR電路設(shè)計(jì)
    4.1 CDR整體電路設(shè)計(jì)
        4.1.1 整體電路結(jié)構(gòu)
        4.1.2 基本工作原理
    4.2 正交LC振蕩器的設(shè)計(jì)
        4.2.1 QVCO工作原理
        4.2.2 QVCO的仿真驗(yàn)證
    4.3 鑒頻鑒相器的設(shè)計(jì)
        4.3.1 新型PFD的工作原理
        4.3.2 新型PFD的仿真驗(yàn)證
    4.4 V/I電路的設(shè)計(jì)
    4.5 緩沖器設(shè)計(jì)
    4.6 CDR版圖設(shè)計(jì)與仿真
        4.6.1 版圖設(shè)計(jì)
        4.6.2 環(huán)路仿真驗(yàn)證
    4.7 本章小結(jié)
第五章 總結(jié)與展望
    5.1 工作總結(jié)
    5.2 工作展望
參考文獻(xiàn)
附錄1 攻讀碩士學(xué)位期間撰寫(xiě)的論文
附錄2 攻讀碩士學(xué)位期間申請(qǐng)的專(zhuān)利
附錄3 攻讀碩士學(xué)位期間參加的科研項(xiàng)目
致謝



本文編號(hào)：3785384