自1958年第一片集成電路發(fā)明后,集成電路技術(shù)就開始以驚人的速度發(fā)展。隨著工程應(yīng)用中對于不同性能的追求與八邊形準(zhǔn)則的限制,對于集成電路大家庭中的一員——運(yùn)算放大器,工程師們將其從功能上劃分為通用型運(yùn)算放大器與功能性運(yùn)算放大器。本文首先從運(yùn)放的基本概念與設(shè)計(jì)流程開始介紹,分析介紹了一些電路中常用性能指標(biāo)的定義,如共模輸入范圍、輸入失調(diào)電壓、開環(huán)增益、輸入阻抗等。隨后對運(yùn)算放大器失調(diào)的分類與失調(diào)原理著重進(jìn)行了介紹,并例舉了一些工程中常用的運(yùn)放修調(diào)技術(shù)。然后詳細(xì)介紹了一種基于數(shù)字修調(diào)技術(shù)的低失調(diào)運(yùn)算放大器設(shè)計(jì)過程。這種運(yùn)放主要應(yīng)用于儀器儀表與一些對處理精度要求比較高的系統(tǒng)中。本設(shè)計(jì)采用的是兩級運(yùn)放,其中運(yùn)放的輸入級采用交叉導(dǎo)通法來實(shí)現(xiàn)軌到軌的恒跨導(dǎo)輸入,后面連接一個(gè)折疊式cascode結(jié)構(gòu)來保證運(yùn)放的高增益;輸出級采用的是前饋型AB類輸出級,與普通AB類輸出級相比,不僅能提供一個(gè)軌到軌輸出,在高頻段的性能也很好;偏置電路則是采用了一個(gè)零溫漂的電壓基準(zhǔn)源,來保證偏置電流的穩(wěn)定性;在數(shù)字修調(diào)模塊,我們通過追蹤N差分對的電流,再利用修調(diào)信號產(chǎn)生電路與熔絲陣列電路來減小運(yùn)放的失調(diào)電壓。本次設(shè)計(jì)采用華...

【文章頁數(shù)】：78 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 研究工作的背景與意義
    1.2 運(yùn)算放大器的國內(nèi)外研究歷史與現(xiàn)狀
    1.3 本文的主要內(nèi)容與章節(jié)安排
第二章 運(yùn)算放大器的理論技術(shù)
    2.1 運(yùn)算放大器概論
    2.2 基礎(chǔ)運(yùn)算放大器電路及原理與設(shè)計(jì)流程
        2.2.1 基礎(chǔ)運(yùn)算放大器電路及原理
        2.2.2 運(yùn)算放大器的設(shè)計(jì)流程
    2.3 運(yùn)算放大器的基本性能指標(biāo)
    2.4 本設(shè)計(jì)的指標(biāo)要求
    2.5 本章小結(jié)
第三章 運(yùn)放的失調(diào)分析及修調(diào)技術(shù)
    3.1 運(yùn)算放大器的失調(diào)原理
        3.1.1 MOS器件對運(yùn)放系統(tǒng)失調(diào)的影響
        3.1.2 CMOS工藝不理想對失調(diào)的影響
    3.2 運(yùn)算放大器的修調(diào)技術(shù)
        3.2.1 斬波技術(shù)(CHS)
        3.2.2 相關(guān)雙采樣技術(shù)(CDS)
        3.2.3 自調(diào)零技術(shù)(AZ)
        3.2.4 數(shù)字修調(diào)技術(shù)(DigiTrim)
    3.3 本章小結(jié)
第四章 基于數(shù)字修調(diào)技術(shù)的CMOS運(yùn)算放大器的設(shè)計(jì)
    4.1 運(yùn)放的輸入級電路設(shè)計(jì)
        4.1.1 傳統(tǒng)的互補(bǔ)差分對輸入級結(jié)構(gòu)
        4.1.2 幾種實(shí)現(xiàn)軌到軌恒定跨導(dǎo)的方法
        4.1.3 本運(yùn)放的輸入級設(shè)計(jì)
    4.2 運(yùn)放的輸出級電路設(shè)計(jì)
        4.2.1 幾種運(yùn)放的輸出級結(jié)構(gòu)
        4.2.2 本運(yùn)放的輸出級設(shè)計(jì)
    4.3 運(yùn)放的偏置電路設(shè)計(jì)
        4.3.1 零溫漂基準(zhǔn)
        4.3.2 本運(yùn)放的偏置電路設(shè)計(jì)
    4.4 數(shù)字修調(diào)電路設(shè)計(jì)
        4.4.1 序列信號產(chǎn)生電路設(shè)計(jì)(VCMCOM)
        4.4.2 熔絲陣列電路設(shè)計(jì)(A-TRIM-COMTRL)
        4.4.3 電流鏡序列電路設(shè)計(jì)(A-TRIM)
    4.5 本章小結(jié)
第五章 運(yùn)放的仿真分析與版圖設(shè)計(jì)以及測試驗(yàn)證
    5.1 Spectre前仿
        5.1.1 共模輸入電壓范圍
        5.1.2 運(yùn)放的輸出電壓范圍
        5.1.3 跨導(dǎo)
        5.1.4 共模抑制比(CMRR)
        5.1.5 帶寬與相位裕度
        5.1.6 輸入偏置電流
        5.1.7 失調(diào)電壓(Vos)
        5.1.8 壓擺率(SR)和建立時(shí)間(ts)
    5.2 版圖設(shè)計(jì)
        5.2.1 版圖設(shè)計(jì)常用規(guī)則
        5.2.2 電路總體版圖
    5.3 Spectre后仿
        5.3.1 共模抑制比(CMRR)
        5.3.2 帶寬與相位裕度
        5.3.3 壓擺率和建立時(shí)間
    5.4 芯片測試驗(yàn)證
    5.5 本章小結(jié)
第六章 總結(jié)與展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果



本文編號：3774427