伴隨摩爾定律的發(fā)展,單個芯片上器件尺寸不斷縮小。但是,由于玻爾茲曼限制(Boltzmann tyranny),金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管(MOSFET)器件的工作電壓(VDD)不能與器件尺寸等比例縮小。近十幾年,vDD一直維持在0.7V～1V范圍內(nèi)。因此,伴隨單個芯片上器件集成度的提高,功耗成為限制集成電路發(fā)展的關(guān)鍵問題。總功耗包含靜態(tài)功耗與動態(tài)功耗,若要解決功耗問題,就需要在降低VDD的同時保持較小的關(guān)態(tài)電流(IOFF),即較高的電流開關(guān)比(ION/IOFF)與陡峭的亞閾值擺幅(SS)。因此,本文主要圍繞有望實(shí)現(xiàn)低功耗的器件,即隧穿場效應(yīng)晶體管(TFET)、壓電場效應(yīng)晶體管(Piezo-FET)、負(fù)電容場效應(yīng)晶體管(NC-FET)進(jìn)行理論研究,主要內(nèi)容與結(jié)果如下:常規(guī)器件結(jié)構(gòu)鍺錫/硅鍺錫(GeSn/SiGeSn)異質(zhì)結(jié)TFET(hetero-TFET)的性能研究。本文基于晶格匹配的GeSn/SiGeSn形成的Ⅱ型異質(zhì)結(jié),對常規(guī)結(jié)構(gòu)的hetero-TFET器件性能進(jìn)行分析并研究其背柵效應(yīng)。得到結(jié)論如下:(1)常規(guī)結(jié)構(gòu)的N型和P型hetero-TFET具備較為對稱的器件性能,有望實(shí)...

【文章頁數(shù)】：155 頁

【學(xué)位級別】：博士

【文章目錄】：
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
    1.1 CMOS發(fā)展瓶頸問題:功耗
    1.2 Beyond CMOS
    1.3 Beyond CMOS器件研究進(jìn)展
        1.3.1 TFET研究進(jìn)展
        1.3.2 Piezo-FET研究進(jìn)展
        1.3.3 NC-FET研究進(jìn)展
        1.3.4 小結(jié)
    1.4 本文的主要創(chuàng)新點(diǎn)
    1.5 本文的組織架構(gòu)
第二章 GeSn/SiGeSn異質(zhì)結(jié)TFET研究
    2.1 引言
    2.2 GeSn/SiGeSn異質(zhì)結(jié)
        2.2.1 晶格匹配的GeSn/SiGeSn
        2.2.2 GeSn/SiGeSn能帶參數(shù)
        2.2.3 小結(jié)
    2.3 動態(tài)隧穿模型
    2.4 GeSn/SiGeSnⅡ型異質(zhì)結(jié)TFET
        2.4.1 器件結(jié)構(gòu)
        2.4.2 器件性能分析
        2.4.3 小結(jié)
    2.5 GeSn/SiGeSnⅡ型異質(zhì)結(jié)TFET中背柵效應(yīng)
        2.5.1 器件結(jié)構(gòu)
        2.5.2 器件特性分析
        2.5.3 小結(jié)
    2.6 GeSn/SiGeSn異質(zhì)結(jié)Line TFET
        2.6.1 器件結(jié)構(gòu)設(shè)計(jì)
        2.6.2 器件性能分析
        2.6.3 小結(jié)
    2.7 本章小結(jié)
第三章 應(yīng)變GeSn FinTFET理論研究
    3.1 引言
    3.2 應(yīng)變GeSn能帶計(jì)算
        3.2.1 應(yīng)變矩陣的計(jì)算
        3.2.2 k·p微擾理論
        3.2.3 應(yīng)變GeSn能帶
        3.2.4 小結(jié)
    3.3 應(yīng)變GeSn FinTFET器件性能分析
        3.3.1 N型應(yīng)變GeSn FinTFET
        3.3.2 P型應(yīng)變GeSn FinTFET
        3.3.3 小結(jié)
    3.4 本章小結(jié)
第四章 Peizo-FinFET理論研究
    4.1 引言
    4.2 Piezo-FinFET器件中的應(yīng)力應(yīng)變
        4.2.1 壓電材料性質(zhì)
        4.2.2 Piezo-FinFET器件結(jié)構(gòu)設(shè)計(jì)
        4.2.3 應(yīng)力應(yīng)變理論模型推導(dǎo)
        4.2.4 小結(jié)
    4.3 SS理論模型及影響因素
        4.3.1 SS理論模型推導(dǎo)
        4.3.2 SS影響因素分析
        4.3.3 小結(jié)
    4.4 壓電FinFET器件SS性能分析
        4.4.1 晶向影響分析
        4.4.2 結(jié)構(gòu)參數(shù)影響分析
        4.4.3 SS品質(zhì)因子
        4.4.4 小結(jié)
    4.5 本章小結(jié)
第五章 NC-FET理論研究
    5.1 引言
    5.2 柵介電層電容C_ins分析
        5.2.1 鐵電材料性質(zhì)
        5.2.2 C_ins影響因素
        5.2.3 C_ins對器件性能的影響
        5.2.4 小結(jié)
    5.3 NC-FET器件性能分析
        5.3.1 數(shù)值計(jì)算方法
        5.3.2 計(jì)算結(jié)果分析
        5.3.3 小結(jié)
    5.4 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
致謝
作者簡介



本文編號：3748410