合成孔徑雷達(dá)（Synthetic Aperture Radar,簡(jiǎn)稱(chēng)SAR）是一種高分辨率成像雷達(dá),工作于微波波段,具有很強(qiáng)的穿透性,基本不受云、霧、雨等影響,因此可以全天候全天時(shí)地獲得探測(cè)區(qū)域的圖像。傳統(tǒng)的聚束式SAR成像模式由于圖像幀更新速率太小,只能得到靜態(tài)的目標(biāo)圖像而無(wú)法獲取場(chǎng)景中運(yùn)動(dòng)目標(biāo)的運(yùn)動(dòng)方向、速度等相關(guān)信息,甚至無(wú)法通過(guò)靜止圖像區(qū)分場(chǎng)景靜止目標(biāo)與動(dòng)態(tài)目標(biāo)。視頻合成孔徑雷達(dá)（稱(chēng)為VideoSAR）是對(duì)經(jīng)典聚束SAR成像模式的擴(kuò)展,通過(guò)提高幀更新速率,可以提供對(duì)成像區(qū)的連續(xù)視頻觀察,獲取位于場(chǎng)景中的動(dòng)態(tài)目標(biāo)信息。論文詳細(xì)分析了動(dòng)目標(biāo)在VideoSAR回波和幀圖像中的特征,為VideoSAR成像處理和動(dòng)目標(biāo)檢測(cè)提供了理論基礎(chǔ)�；诟倪M(jìn)的極坐標(biāo)格式算法（Polar Format Algorithm,簡(jiǎn)稱(chēng)PFA）,提出了適用于VideoSAR幀圖像產(chǎn)生的成像處理方法。為了實(shí)現(xiàn)實(shí)時(shí)成像處理,基于現(xiàn)場(chǎng)可編程門(mén)陣列（Field Programmable Gate Array,簡(jiǎn)稱(chēng)FPGA）設(shè)計(jì)了VideoSAR成像處理系統(tǒng)。通過(guò)仿真和實(shí)測(cè)數(shù)據(jù)處理對(duì)算法和FPGA實(shí)現(xiàn)性能進(jìn)行了驗(yàn)證。論文... 

【文章頁(yè)數(shù)】：85 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
注釋表
縮略詞
第一章 緒論
    1.1 研究背景及意義
    1.2 基于FPGA的Video SAR成像技術(shù)
    1.3 國(guó)內(nèi)外發(fā)展現(xiàn)狀
    1.4 論文主要工作
第二章 基于PFA算法的Video SAR成像分析
    2.1 引言
    2.2 動(dòng)目標(biāo)回波特性分析
        2.2.1 LFM信號(hào)回波模型
        2.2.2 靜止目標(biāo)的回波分析
        2.2.3 運(yùn)動(dòng)目標(biāo)回波分析
    2.3 基于PFA算法的動(dòng)目標(biāo)目標(biāo)特性分析
        2.3.1 PFA算法分析
        2.3.2 靜止目標(biāo)極坐標(biāo)格式處理
        2.3.3 運(yùn)動(dòng)目標(biāo)極坐標(biāo)格式處理
    2.4 Video SAR幀圖像成像原理
        2.4.1 基于PFA算法的子孔徑處理分析
        2.4.2 基于PFA算法的全孔徑處理子孔徑分析
    2.5 Video SAR主要參數(shù)分析
        2.5.1 全孔徑參數(shù)分析
        2.5.2 不重疊子孔徑分割方式參數(shù)分析
        2.5.3 重疊子孔徑分割方式參數(shù)分析
第三章 FPGA硬件模塊
    3.1 引言
    3.2 DDR3模塊分析
        3.2.1 DDR3 SDRAM介紹
        3.2.2 DDR3控制分析
        3.2.3 DDR3二維數(shù)據(jù)存儲(chǔ)方式分析
        3.2.4 DDR3模塊實(shí)測(cè)驗(yàn)證
    3.3 Flash模塊分析
        3.3.1 Flash介紹
        3.3.2 Nand Flash控制分析
        3.3.3 Nand Flash模塊實(shí)測(cè)驗(yàn)證
    3.4 A/D實(shí)時(shí)采樣模塊分析
第四章 基于FPGA的Video SAR成像算法實(shí)現(xiàn)
    4.1 引言
    4.2 基于FPGA的Video SAR系統(tǒng)設(shè)計(jì)
    4.3 基于FPGA的PFA算法分析
        4.3.1 雷達(dá)參數(shù)模塊分析
        4.3.2 距離向處理子模塊分析
        4.3.3 方位向處理模塊分析
    4.4 基于FPGA的子孔徑分割分析
第五章 Video SAR成像系統(tǒng)驗(yàn)證與數(shù)據(jù)分析
    5.1 引言
    5.2 硬件實(shí)現(xiàn)平臺(tái)
    5.3 基于FPGA的PFA算法模塊性能分析
        5.3.1 參數(shù)模塊數(shù)據(jù)分析
        5.3.2 距離處理模塊數(shù)據(jù)分析
        5.3.3 方位向插值模塊數(shù)據(jù)分析
    5.4 基于FPGA的Video SAR成像系統(tǒng)精度與效率分析
        5.4.1 仿真數(shù)據(jù)處理分析
        5.4.2 實(shí)測(cè)數(shù)據(jù)處理分析
        5.4.3 處理效率與資源分析
    5.5 本章小結(jié)
第六章 總結(jié)與展望
參考文獻(xiàn)
致謝
在學(xué)期間的研究成果及發(fā)表的學(xué)術(shù)論文


【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的微型SAR成像信號(hào)處理技術(shù)[J]. 胡曉琛,李威,朱岱寅,崔愛(ài)欣.  雷達(dá)科學(xué)與技術(shù). 2018(02)
[2]基于FPGA的DDR3協(xié)議解析邏輯設(shè)計(jì)[J]. 譚海清,陳正國(guó),陳微,肖儂.  計(jì)算機(jī)應(yīng)用. 2017(05)
[3]基于FPGA和DDR的高效率矩陣轉(zhuǎn)置方法[J]. 吳沁文.  現(xiàn)代雷達(dá). 2017(04)
[4]一種基于子孔徑處理的雙側(cè)TOPSAR成像信號(hào)處理算法[J]. 丁嵐,沈薇,王晨沁,毛新華.  信號(hào)處理. 2017(03)
[5]基于大容量FLASH存儲(chǔ)器的FPGA重構(gòu)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J]. 楊士寧,張虹,李盛杰,石雪梅,張碚.  電子測(cè)量技術(shù). 2017(02)
[6]條帶式VideoSAR參數(shù)依賴(lài)關(guān)系的推導(dǎo)及應(yīng)用[J]. 宋曉燊,禹衛(wèi)東.  中國(guó)科學(xué)院大學(xué)學(xué)報(bào). 2016(01)
[7]基于FPGA的DDR3存儲(chǔ)控制的設(shè)計(jì)與驗(yàn)證[J]. 殷曄,李麗斯,常路,尉曉惠.  計(jì)算機(jī)測(cè)量與控制. 2015(03)
[8]基于FPGA的DDR3多端口讀寫(xiě)存儲(chǔ)管理設(shè)計(jì)[J]. 吳連慧,周建江,夏偉杰.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2015(01)
[9]嵌入式Linux中NAND Flash設(shè)備驅(qū)動(dòng)研究[J]. 高麗,張歡慶.  電腦開(kāi)發(fā)與應(yīng)用. 2014(05)
[10]一種FPGA中BRAM36k的設(shè)計(jì)方法[J]. 劉瑛,胡凱,叢紅艷,萬(wàn)清.  電子與封裝. 2014(05)

博士論文
[1]PFA在SAR超高分辨率成像和SAR/GMTI中的應(yīng)用研究[D]. 毛新華.南京航空航天大學(xué) 2009
[2]視頻和圖像序列的超分辨率重建技術(shù)研究[D]. 宋銳.西安電子科技大學(xué) 2009
[3]并行處理技術(shù)在雷達(dá)信號(hào)處理中的應(yīng)用研究[D]. 蘇濤.西安電子科技大學(xué) 1999

碩士論文
[1]基于FPGA的微型SAR實(shí)時(shí)成像技術(shù)[D]. 胡曉琛.南京航空航天大學(xué) 2018
[2]大斜視條帶合成孔徑雷達(dá)成像信號(hào)處理研究[D]. 梁媚蓉.南京航空航天大學(xué) 2017
[3]時(shí)域全波電磁算法在非線性調(diào)頻波形合成孔徑雷達(dá)（SAR）成像中的應(yīng)用研究[D]. 馮玉佩.上海交通大學(xué) 2015
[4]基于FPGA和AD的SAR實(shí)時(shí)成像處理機(jī)接口板設(shè)計(jì)[D]. 樊石海.西安電子科技大學(xué) 2014
[5]快速極坐標(biāo)格式算法及FPGA實(shí)現(xiàn)[D]. 鄒林辰.南京航空航天大學(xué) 2013
[6]DDR3內(nèi)存控制器的IP核設(shè)計(jì)及FPGA驗(yàn)證[D]. 王正宇.蘭州交通大學(xué) 2012
[7]基于FPGA的DDR3控制器設(shè)計(jì)與驗(yàn)證[D]. 孟曉東.國(guó)防科學(xué)技術(shù)大學(xué) 2012
[8]基于FPGA+DSP的斜視SAR實(shí)時(shí)處理技術(shù)[D]. 陳皓.西安電子科技大學(xué) 2012
[9]基于FPGA的點(diǎn)對(duì)點(diǎn)以太網(wǎng)接口設(shè)計(jì)實(shí)現(xiàn)[D]. 王飛.西安電子科技大學(xué) 2011
[10]一種基于DSP和FPGA實(shí)時(shí)圖像處理平臺(tái)的硬件設(shè)計(jì)與實(shí)現(xiàn)[D]. 胡健楠.北京交通大學(xué) 2010



本文編號(hào)：3714178