可調(diào)節(jié)延遲線的集成電路設(shè)計
發(fā)布時間:2022-11-03 18:49
由于信息與通信技術(shù)的不斷發(fā)展,信號在傳輸過程中所產(chǎn)生的時序變化對整個通信系統(tǒng)有著重要的影響。因此,在系統(tǒng)設(shè)計時需要添加一些延遲補償電路來克服各種無線信號由于時序變化所帶來信號的損傷和畸變,消除對通信系統(tǒng)的影響,這就使得延遲電路的設(shè)計變得尤為重要。延遲電路作為延遲線其中的一部分,除了被用于補償通信信號的時差,消除信號的時序影響,還可以利用延遲電路的工作特性,通過改變信號的時序變化,合理的運用在相控陣?yán)走_(dá)、超聲無損檢測、寬帶波速形成收發(fā)機等相關(guān)的電路設(shè)計當(dāng)中。所以,對延遲線電路的研究和設(shè)計具有廣闊的應(yīng)用前景和實際意義。在對相關(guān)文獻(xiàn)的廣泛調(diào)研的基礎(chǔ)之上,本文研究并設(shè)計了一款可調(diào)節(jié)延遲線的集成電路。整體電路采用細(xì)調(diào)節(jié)和粗調(diào)節(jié)的組合模式。其中粗調(diào)節(jié)通過多級級聯(lián)固定的延遲模塊來實現(xiàn)大延遲的性能,主要是由固定延遲模塊、數(shù)字電路控制模塊和開關(guān)選擇模塊組成。粗調(diào)節(jié)部分通過數(shù)字電路的控制和開關(guān)的選擇來決定級聯(lián)系統(tǒng)中接入固定延遲模塊的級數(shù),從而可以按照不同的要求實現(xiàn)不同范圍內(nèi)的延遲時間。細(xì)調(diào)節(jié)部分采用受電壓控制的可變電容來實現(xiàn)延遲連續(xù)調(diào)節(jié)的功能。而粗調(diào)節(jié)部分和細(xì)調(diào)節(jié)間的匹配電路是用于完成兩大模塊內(nèi)的匹配特性...
【文章頁數(shù)】:67 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
Abstract
第1章 緒論
1.1 研究背景
1.2 延遲線在集成電路中的應(yīng)用
1.3 國內(nèi)外研究現(xiàn)狀及發(fā)展趨勢
1.4 論文主要研究內(nèi)容和組織結(jié)構(gòu)
1.4.1 論文的主要研究內(nèi)容
1.4.2 論文的組織結(jié)構(gòu)
第2章 延遲單元與延遲線的理論基礎(chǔ)
2.1 引言
2.2 延遲的定義
2.3 延遲單元的分類
2.4 延遲單元的結(jié)構(gòu)
2.5 可調(diào)節(jié)延遲線的主要性能指標(biāo)
2.6 小結(jié)
第3章 可調(diào)節(jié)延遲線的集成電路設(shè)計
3.1 引言
3.2 可調(diào)節(jié)延遲線電路的系統(tǒng)框圖
3.3 粗調(diào)節(jié)延遲電路的設(shè)計
3.3.1 有源延遲的設(shè)計
3.3.2 延遲開關(guān)的設(shè)計
3.3.3 數(shù)控電路的設(shè)計
3.3.4 有源延遲的仿真結(jié)果
3.4 細(xì)調(diào)節(jié)延遲模塊的設(shè)計
3.4.1 無源延遲的設(shè)計
3.4.2 無源延遲的仿真結(jié)果
3.5 匹配模塊的介紹
3.6 小結(jié)
第4章 電路的版圖設(shè)計和后仿真
4.1 版圖的設(shè)計
4.1.1 版圖的設(shè)計規(guī)則
4.1.2 版圖設(shè)計常用技巧和方法
4.1.3 版圖的注意事項
4.2 電路的整體版圖
4.3 可調(diào)節(jié)延遲線的集成電路后仿真
4.3.1 固定延遲
4.3.2 瞬態(tài)固定延遲差
4.3.3 無源覆蓋延遲
4.3.4 總體延遲
4.3.5 延遲電路增益
4.3.6 延遲電路匹配
4.3.7 延遲電路隔離度
4.3.8 延遲電路抖動
4.3.9 電路仿真結(jié)果與設(shè)計指標(biāo)比較
4.4 小結(jié)
第5章 總結(jié)與展望
5.1 總結(jié)
5.2 展望
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表的論文
致謝
本文編號:3700434
【文章頁數(shù)】:67 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
Abstract
第1章 緒論
1.1 研究背景
1.2 延遲線在集成電路中的應(yīng)用
1.3 國內(nèi)外研究現(xiàn)狀及發(fā)展趨勢
1.4 論文主要研究內(nèi)容和組織結(jié)構(gòu)
1.4.1 論文的主要研究內(nèi)容
1.4.2 論文的組織結(jié)構(gòu)
第2章 延遲單元與延遲線的理論基礎(chǔ)
2.1 引言
2.2 延遲的定義
2.3 延遲單元的分類
2.4 延遲單元的結(jié)構(gòu)
2.5 可調(diào)節(jié)延遲線的主要性能指標(biāo)
2.6 小結(jié)
第3章 可調(diào)節(jié)延遲線的集成電路設(shè)計
3.1 引言
3.2 可調(diào)節(jié)延遲線電路的系統(tǒng)框圖
3.3 粗調(diào)節(jié)延遲電路的設(shè)計
3.3.1 有源延遲的設(shè)計
3.3.2 延遲開關(guān)的設(shè)計
3.3.3 數(shù)控電路的設(shè)計
3.3.4 有源延遲的仿真結(jié)果
3.4 細(xì)調(diào)節(jié)延遲模塊的設(shè)計
3.4.1 無源延遲的設(shè)計
3.4.2 無源延遲的仿真結(jié)果
3.5 匹配模塊的介紹
3.6 小結(jié)
第4章 電路的版圖設(shè)計和后仿真
4.1 版圖的設(shè)計
4.1.1 版圖的設(shè)計規(guī)則
4.1.2 版圖設(shè)計常用技巧和方法
4.1.3 版圖的注意事項
4.2 電路的整體版圖
4.3 可調(diào)節(jié)延遲線的集成電路后仿真
4.3.1 固定延遲
4.3.2 瞬態(tài)固定延遲差
4.3.3 無源覆蓋延遲
4.3.4 總體延遲
4.3.5 延遲電路增益
4.3.6 延遲電路匹配
4.3.7 延遲電路隔離度
4.3.8 延遲電路抖動
4.3.9 電路仿真結(jié)果與設(shè)計指標(biāo)比較
4.4 小結(jié)
第5章 總結(jié)與展望
5.1 總結(jié)
5.2 展望
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表的論文
致謝
本文編號:3700434
本文鏈接:http://sikaile.net/kejilunwen/dianzigongchenglunwen/3700434.html
最近更新
教材專著