現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）以其設(shè)計(jì)周期短、可重復(fù)編程、低成本、操作靈活等優(yōu)點(diǎn),而廣泛應(yīng)用于當(dāng)前眾多空間電子系統(tǒng)中。然而,隨著集成電路進(jìn)入納米尺度,由空間輻射而導(dǎo)致FPGA發(fā)生單粒子翻轉(zhuǎn)效應(yīng)（SEU）的風(fēng)險(xiǎn)愈加嚴(yán)重,進(jìn)而影響FPGA內(nèi)部存儲(chǔ)單元存儲(chǔ)信息的有效性,引起電子系統(tǒng)故障。因此,開(kāi)展FPGA中SEU效應(yīng)的探測(cè)研究具有重要的實(shí)際價(jià)值。本論文基于FPGA開(kāi)發(fā)板研究并實(shí)現(xiàn)了一款SEU探測(cè)系統(tǒng),可用于FPGA電路中觸發(fā)器單元SEU效應(yīng)的探測(cè)和評(píng)估。該探測(cè)系統(tǒng)由測(cè)試向量生成模塊、測(cè)試結(jié)果分析模塊、同步控制模塊以及測(cè)試結(jié)果上傳模塊四個(gè)部分組成。其中,測(cè)試向量生成模塊可為插入掃描鏈的待測(cè)FPGA電路提供測(cè)試向量;測(cè)試結(jié)果分析模塊接收來(lái)自待測(cè)FPGA單元的響應(yīng),并在FPGA探測(cè)系統(tǒng)內(nèi)部進(jìn)行邏輯判斷,判斷測(cè)試響應(yīng)是否與期望響應(yīng)相同,從而判斷待測(cè)FPGA是否發(fā)生了SEU效應(yīng),并統(tǒng)計(jì)出錯(cuò)的觸發(fā)器數(shù)目;同步控制模塊用于實(shí)現(xiàn)FPGA探測(cè)系統(tǒng)、待測(cè)FPGA電路以及SEU故障注入設(shè)備三者之間的協(xié)議握手。測(cè)試結(jié)果上傳模塊統(tǒng)用于計(jì)發(fā)生SEU的觸發(fā)器數(shù)目,并通過(guò)串口RS232將出錯(cuò)的觸發(fā)器個(gè)數(shù)上傳至上位機(jī)。通過(guò)上述... 

【文章頁(yè)數(shù)】：73 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號(hào)對(duì)照表
縮略語(yǔ)對(duì)照表
第一章 緒論
    1.1 研究背景與意義
    1.2 研究現(xiàn)狀
        1.2.1 單粒子翻轉(zhuǎn)效應(yīng)的研究現(xiàn)狀
        1.2.2 故障注入方法的研究現(xiàn)狀
    1.3 研究?jī)?nèi)容與章節(jié)安排
        1.3.1 研究?jī)?nèi)容
        1.3.2 章節(jié)安排
第二章 單粒子翻轉(zhuǎn)效應(yīng)及其探測(cè)系統(tǒng)的基本理論
    2.1 單粒子翻轉(zhuǎn)效應(yīng)介紹
        2.1.1 單粒子翻轉(zhuǎn)效應(yīng)產(chǎn)生機(jī)理
        2.1.2 單粒子翻轉(zhuǎn)效應(yīng)對(duì)時(shí)序電路的影響
    2.2 可測(cè)性設(shè)計(jì)技術(shù)
        2.2.1 基于掃描的設(shè)計(jì)
        2.2.2 內(nèi)建自測(cè)試
        2.2.3 邊界掃描測(cè)試
    2.3 故障注入技術(shù)
        2.3.1 基于模擬的故障注入方法
        2.3.2 基于硬件的故障注入方法
        2.3.3 基于軟件的故障注入方法
    2.4 FPGA的單粒子翻轉(zhuǎn)探測(cè)方法
        2.4.1 單粒子翻轉(zhuǎn)效應(yīng)對(duì)FPGA的影響
        2.4.2 單粒子翻轉(zhuǎn)靜態(tài)測(cè)試
        2.4.3 單粒子翻轉(zhuǎn)動(dòng)態(tài)測(cè)試
    2.5 本章小結(jié)
第三章 待測(cè)集成電路掃描鏈設(shè)計(jì)
    3.1 基于ASIC的掃描鏈設(shè)計(jì)
        3.1.1 ASIC掃描鏈設(shè)計(jì)流程
        3.1.2 自動(dòng)測(cè)試向量生成
        3.1.3 測(cè)試向量仿真驗(yàn)證
    3.2 基于FPGA的掃描鏈設(shè)計(jì)
        3.2.1 FPGA掃描鏈設(shè)計(jì)流程
        3.2.2 FPGA掃描鏈電路功能驗(yàn)證
    3.3 本章小結(jié)
第四章 基于FPGA的單粒子翻轉(zhuǎn)效應(yīng)探測(cè)系統(tǒng)研究與實(shí)現(xiàn)
    4.1 基于FPGA的單粒子翻轉(zhuǎn)效應(yīng)探測(cè)系統(tǒng)頂層模塊設(shè)計(jì)
    4.2 測(cè)試向量生成模塊
        4.2.1 測(cè)試向量生成模塊信號(hào)描述
        4.2.2 測(cè)試向量生成模塊設(shè)計(jì)方案
    4.3 測(cè)試結(jié)果分析模塊
        4.3.1 測(cè)試結(jié)果分析模塊信號(hào)描述
        4.3.2 測(cè)試結(jié)果分析模塊設(shè)計(jì)方案
    4.4 同步控制模塊
        4.4.1 同步控制模塊信號(hào)描述
        4.4.2 同步控制模塊設(shè)計(jì)方案
    4.5 測(cè)試結(jié)果上傳模塊
        4.5.1 測(cè)試結(jié)果上傳模塊信號(hào)描述
        4.5.2 測(cè)試結(jié)果上傳模塊設(shè)計(jì)方案
    4.6 本章小結(jié)
第五章 單粒子翻轉(zhuǎn)效應(yīng)故障注入實(shí)驗(yàn)及結(jié)果分析
    5.1 單粒子翻轉(zhuǎn)效應(yīng)實(shí)驗(yàn)系統(tǒng)的搭建
        5.1.1 基于FPGA的 ISCAS’89 待測(cè)電路掃描鏈設(shè)計(jì)
        5.1.2 單粒子翻轉(zhuǎn)效應(yīng)故障注入實(shí)驗(yàn)設(shè)置
        5.1.3 單粒子翻轉(zhuǎn)實(shí)驗(yàn)系統(tǒng)設(shè)計(jì)
    5.2 實(shí)驗(yàn)結(jié)果及分析
    5.3 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
致謝
作者簡(jiǎn)介


【參考文獻(xiàn)】：
期刊論文
[1]民用飛機(jī)單粒子翻轉(zhuǎn)問(wèn)題研究[J]. 唐志帥,王延剛,劉興華.  電氣自動(dòng)化. 2017(06)
[2]用于硬件模擬平臺(tái)調(diào)試的低資源消耗掃描鏈插入方法[J]. 李濤,劉強(qiáng).  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 2016(06)
[3]FPGA可編程邏輯單元測(cè)試方法研究[J]. 邱云峰,秦魯東.  計(jì)算機(jī)與數(shù)字工程. 2015(01)
[4]基于全掃描技術(shù)的可測(cè)性研究與應(yīng)用[J]. 楊圣楠,王法翔.  中國(guó)集成電路. 2014(08)
[5]高可靠性片上系統(tǒng)總線結(jié)構(gòu)的參數(shù)優(yōu)化[J]. 葉凝,應(yīng)忍冬,朱新忠,李超,劉佩林.  計(jì)算機(jī)與現(xiàn)代化. 2013(09)
[6]集成電路可測(cè)試性前端設(shè)計(jì)環(huán)境構(gòu)建[J]. 鄢斌,谷會(huì)濤,赫芳.  信息安全與通信保密. 2012(12)
[7]一種基于數(shù)據(jù)流分析的故障序列生成方法[J]. 譚蘭芳,譚慶平,徐建軍.  小型微型計(jì)算機(jī)系統(tǒng). 2012(04)
[8]星用微處理器抗單粒子翻轉(zhuǎn)可靠性預(yù)示研究[J]. 李強(qiáng),高潔,劉偉鑫.  核技術(shù). 2010(11)
[9]SoC中混合信號(hào)測(cè)試與可測(cè)性設(shè)計(jì)研究[J]. 魏淑華,侯明金.  計(jì)算機(jī)研究與發(fā)展. 2010(S1)
[10]一個(gè)基于掃描方法的DFT設(shè)計(jì)與實(shí)現(xiàn)[J]. 張煒杰,陳亦灝,沈懌皓,賴(lài)宗聲,段春麗.  微電子學(xué)與計(jì)算機(jī). 2008(05)

碩士論文
[1]鐵電存儲(chǔ)器單粒子效應(yīng)關(guān)鍵影響因素研究[D]. 魏佳男.湘潭大學(xué) 2017
[2]FPGA性能可靠性測(cè)試方法研究[D]. 張茜.北京理工大學(xué) 2016
[3]SoC片上系統(tǒng)測(cè)試調(diào)度優(yōu)化技術(shù)研究[D]. 李俊博.哈爾濱工業(yè)大學(xué) 2015
[4]基于OR1200的UHF RFID閱讀器數(shù)字基帶處理SoC設(shè)計(jì)[D]. 羅秋嫻.南京航空航天大學(xué) 2013
[5]基于動(dòng)態(tài)可重構(gòu)技術(shù)的FPGA中SEU故障容錯(cuò)方法研究[D]. 費(fèi)亞男.哈爾濱工業(yè)大學(xué) 2013
[6]基于FPGA的電路可靠性設(shè)計(jì)和測(cè)試方法研究[D]. 徐衡.復(fù)旦大學(xué) 2013
[7]密碼芯片安全掃描結(jié)構(gòu)與安全掃描方法[D]. 歐陽(yáng)冬生.浙江大學(xué) 2013
[8]SoC測(cè)試優(yōu)化及其應(yīng)用技術(shù)研究[D]. 向剛.哈爾濱工業(yè)大學(xué) 2011
[9]宇航用FPGA單粒子效應(yīng)及監(jiān)測(cè)方法研究[D]. 謝楠.西安電子科技大學(xué) 2011
[10]無(wú)線傳感器網(wǎng)絡(luò)節(jié)點(diǎn)芯片的低功耗設(shè)計(jì)與實(shí)現(xiàn)[D]. 艾金鵬.華中科技大學(xué) 2009



本文編號(hào)：3698513