現(xiàn)場可編程門陣列（FPGA）以其設計周期短、可重復編程、低成本、操作靈活等優(yōu)點,而廣泛應用于當前眾多空間電子系統(tǒng)中。然而,隨著集成電路進入納米尺度,由空間輻射而導致FPGA發(fā)生單粒子翻轉效應（SEU）的風險愈加嚴重,進而影響FPGA內部存儲單元存儲信息的有效性,引起電子系統(tǒng)故障。因此,開展FPGA中SEU效應的探測研究具有重要的實際價值。本論文基于FPGA開發(fā)板研究并實現(xiàn)了一款SEU探測系統(tǒng),可用于FPGA電路中觸發(fā)器單元SEU效應的探測和評估。該探測系統(tǒng)由測試向量生成模塊、測試結果分析模塊、同步控制模塊以及測試結果上傳模塊四個部分組成。其中,測試向量生成模塊可為插入掃描鏈的待測FPGA電路提供測試向量;測試結果分析模塊接收來自待測FPGA單元的響應,并在FPGA探測系統(tǒng)內部進行邏輯判斷,判斷測試響應是否與期望響應相同,從而判斷待測FPGA是否發(fā)生了SEU效應,并統(tǒng)計出錯的觸發(fā)器數(shù)目;同步控制模塊用于實現(xiàn)FPGA探測系統(tǒng)、待測FPGA電路以及SEU故障注入設備三者之間的協(xié)議握手。測試結果上傳模塊統(tǒng)用于計發(fā)生SEU的觸發(fā)器數(shù)目,并通過串口RS232將出錯的觸發(fā)器個數(shù)上傳至上位機。通過上述... 

【文章頁數(shù)】：73 頁

【學位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
    1.1 研究背景與意義
    1.2 研究現(xiàn)狀
        1.2.1 單粒子翻轉效應的研究現(xiàn)狀
        1.2.2 故障注入方法的研究現(xiàn)狀
    1.3 研究內容與章節(jié)安排
        1.3.1 研究內容
        1.3.2 章節(jié)安排
第二章 單粒子翻轉效應及其探測系統(tǒng)的基本理論
    2.1 單粒子翻轉效應介紹
        2.1.1 單粒子翻轉效應產生機理
        2.1.2 單粒子翻轉效應對時序電路的影響
    2.2 可測性設計技術
        2.2.1 基于掃描的設計
        2.2.2 內建自測試
        2.2.3 邊界掃描測試
    2.3 故障注入技術
        2.3.1 基于模擬的故障注入方法
        2.3.2 基于硬件的故障注入方法
        2.3.3 基于軟件的故障注入方法
    2.4 FPGA的單粒子翻轉探測方法
        2.4.1 單粒子翻轉效應對FPGA的影響
        2.4.2 單粒子翻轉靜態(tài)測試
        2.4.3 單粒子翻轉動態(tài)測試
    2.5 本章小結
第三章 待測集成電路掃描鏈設計
    3.1 基于ASIC的掃描鏈設計
        3.1.1 ASIC掃描鏈設計流程
        3.1.2 自動測試向量生成
        3.1.3 測試向量仿真驗證
    3.2 基于FPGA的掃描鏈設計
        3.2.1 FPGA掃描鏈設計流程
        3.2.2 FPGA掃描鏈電路功能驗證
    3.3 本章小結
第四章 基于FPGA的單粒子翻轉效應探測系統(tǒng)研究與實現(xiàn)
    4.1 基于FPGA的單粒子翻轉效應探測系統(tǒng)頂層模塊設計
    4.2 測試向量生成模塊
        4.2.1 測試向量生成模塊信號描述
        4.2.2 測試向量生成模塊設計方案
    4.3 測試結果分析模塊
        4.3.1 測試結果分析模塊信號描述
        4.3.2 測試結果分析模塊設計方案
    4.4 同步控制模塊
        4.4.1 同步控制模塊信號描述
        4.4.2 同步控制模塊設計方案
    4.5 測試結果上傳模塊
        4.5.1 測試結果上傳模塊信號描述
        4.5.2 測試結果上傳模塊設計方案
    4.6 本章小結
第五章 單粒子翻轉效應故障注入實驗及結果分析
    5.1 單粒子翻轉效應實驗系統(tǒng)的搭建
        5.1.1 基于FPGA的 ISCAS’89 待測電路掃描鏈設計
        5.1.2 單粒子翻轉效應故障注入實驗設置
        5.1.3 單粒子翻轉實驗系統(tǒng)設計
    5.2 實驗結果及分析
    5.3 本章小結
第六章 總結與展望
    6.1 總結
    6.2 展望
參考文獻
致謝
作者簡介


【參考文獻】：
期刊論文
[1]民用飛機單粒子翻轉問題研究[J]. 唐志帥,王延剛,劉興華.  電氣自動化. 2017(06)
[2]用于硬件模擬平臺調試的低資源消耗掃描鏈插入方法[J]. 李濤,劉強.  計算機輔助設計與圖形學學報. 2016(06)
[3]FPGA可編程邏輯單元測試方法研究[J]. 邱云峰,秦魯東.  計算機與數(shù)字工程. 2015(01)
[4]基于全掃描技術的可測性研究與應用[J]. 楊圣楠,王法翔.  中國集成電路. 2014(08)
[5]高可靠性片上系統(tǒng)總線結構的參數(shù)優(yōu)化[J]. 葉凝,應忍冬,朱新忠,李超,劉佩林.  計算機與現(xiàn)代化. 2013(09)
[6]集成電路可測試性前端設計環(huán)境構建[J]. 鄢斌,谷會濤,赫芳.  信息安全與通信保密. 2012(12)
[7]一種基于數(shù)據(jù)流分析的故障序列生成方法[J]. 譚蘭芳,譚慶平,徐建軍.  小型微型計算機系統(tǒng). 2012(04)
[8]星用微處理器抗單粒子翻轉可靠性預示研究[J]. 李強,高潔,劉偉鑫.  核技術. 2010(11)
[9]SoC中混合信號測試與可測性設計研究[J]. 魏淑華,侯明金.  計算機研究與發(fā)展. 2010(S1)
[10]一個基于掃描方法的DFT設計與實現(xiàn)[J]. 張煒杰,陳亦灝,沈懌皓,賴宗聲,段春麗.  微電子學與計算機. 2008(05)

碩士論文
[1]鐵電存儲器單粒子效應關鍵影響因素研究[D]. 魏佳男.湘潭大學 2017
[2]FPGA性能可靠性測試方法研究[D]. 張茜.北京理工大學 2016
[3]SoC片上系統(tǒng)測試調度優(yōu)化技術研究[D]. 李俊博.哈爾濱工業(yè)大學 2015
[4]基于OR1200的UHF RFID閱讀器數(shù)字基帶處理SoC設計[D]. 羅秋嫻.南京航空航天大學 2013
[5]基于動態(tài)可重構技術的FPGA中SEU故障容錯方法研究[D]. 費亞男.哈爾濱工業(yè)大學 2013
[6]基于FPGA的電路可靠性設計和測試方法研究[D]. 徐衡.復旦大學 2013
[7]密碼芯片安全掃描結構與安全掃描方法[D]. 歐陽冬生.浙江大學 2013
[8]SoC測試優(yōu)化及其應用技術研究[D]. 向剛.哈爾濱工業(yè)大學 2011
[9]宇航用FPGA單粒子效應及監(jiān)測方法研究[D]. 謝楠.西安電子科技大學 2011
[10]無線傳感器網絡節(jié)點芯片的低功耗設計與實現(xiàn)[D]. 艾金鵬.華中科技大學 2009



本文編號：3698513