發(fā)布時(shí)間：2022-10-29 11:18

　　在信息數(shù)字化飛速發(fā)展的時(shí)代,模數(shù)轉(zhuǎn)換器有著不可或缺的地位。Sigma-delta（Σ-Δ）ADC是一種被廣泛認(rèn)可的非常適合高分辨率應(yīng)用的模數(shù)轉(zhuǎn)換器,采用過(guò)采樣和噪聲整形技術(shù),可以實(shí)現(xiàn)其它模數(shù)轉(zhuǎn)換器難以達(dá)到的高信噪比的有效帶寬。此外,憑借以速度換取精度來(lái)獲得高分辨率的特性,Sigma-delta ADC備受低到中等速度模數(shù)轉(zhuǎn)換器的青睞,如高質(zhì)量的音頻、馬達(dá)驅(qū)動(dòng)器和醫(yī)療電子設(shè)備、工業(yè)電機(jī)驅(qū)動(dòng)等。Sigma-delta ADC主要由Sigma-delta調(diào)制器和數(shù)字濾波器構(gòu)成,本文主要研究Sigma-delta ADC的調(diào)制器部分。設(shè)計(jì)的Sigma-delta調(diào)制器采用單環(huán)2階1位量化的前饋積分器（Cascade of Integrators Feed forward,CIFF）結(jié)構(gòu),運(yùn)用斬波技術(shù)降低低頻噪聲和直流失調(diào)。與傳統(tǒng)的全差分結(jié)構(gòu)相比,調(diào)制器的每級(jí)積分器均采用4個(gè)采樣電容,在一個(gè)時(shí)鐘周期內(nèi),能實(shí)現(xiàn)兩次采樣與積分,因此,所需的外部時(shí)鐘頻率僅為傳統(tǒng)積分器的一半,降低了運(yùn)放對(duì)壓擺率及單位增益帶寬的設(shè)計(jì)要求,從而降低了整體電路的功耗。本文的主要工作包括:根據(jù)系統(tǒng)指標(biāo)要求,選定二階CIFF結(jié)構(gòu)... 

【文章頁(yè)數(shù)】：78 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第1章 緒論
    1.1 研究背景及意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 本文的研究?jī)?nèi)容及結(jié)構(gòu)
第2章 Sigma-Delta調(diào)制器原理
    2.1 模數(shù)轉(zhuǎn)換器的基本原理
        2.1.1 采樣
        2.1.2 量化
        2.1.3 ADC的分類
        2.1.4 ADC的性能指標(biāo)
    2.2 Sigma-delta調(diào)制器的關(guān)鍵技術(shù)
        2.2.1 過(guò)采樣
        2.2.2 噪聲整形
        2.2.3 斬波技術(shù)
    2.3 Sigma-delta調(diào)制器常見(jiàn)的拓?fù)浣Y(jié)構(gòu)
        2.3.1 單環(huán)1位量化Sigma-delta調(diào)制器
        2.3.2 級(jí)聯(lián)Sigma-delta調(diào)制器
        2.3.3 一位量化與多位量化
    2.4 本章小結(jié)
第3章 Sigma-delta調(diào)制器系統(tǒng)設(shè)計(jì)及建模
    3.1 Sigma-delta調(diào)制器理想模型設(shè)計(jì)
        3.1.1 16 bit Σ-Δ調(diào)制器結(jié)構(gòu)選擇
        3.1.2 理想模型建模及系統(tǒng)參數(shù)確定
    3.2 非理想因素的分析及建模
        3.2.1 電容失配的影響
        3.2.2 開(kāi)關(guān)的非理想性
        3.2.3 運(yùn)放的非理想特性
        3.2.4 其它非理想因素的影響
        3.2.5 非理想因素綜合影響
    3.3 本章小結(jié)
第4章 調(diào)制器的電路設(shè)計(jì)
    4.1 雙采樣開(kāi)關(guān)電容積分器的設(shè)計(jì)
        4.1.1 帶斬波穩(wěn)定的第一級(jí)積分器
        4.1.2 第二級(jí)積分器
    4.2 前饋求和比較器
    4.3 時(shí)鐘產(chǎn)生電路的實(shí)現(xiàn)
        4.3.1 主體時(shí)序產(chǎn)生電路
        4.3.2 斬波頻率產(chǎn)生電路
        4.3.3 比較器觸發(fā)時(shí)序電路
        4.3.4 調(diào)制器時(shí)序驅(qū)動(dòng)電路
    4.4 版圖設(shè)計(jì)及后仿
    4.5 本章小結(jié)
第5章 總結(jié)與展望
    5.1 總結(jié)
    5.2 展望
參考文獻(xiàn)
致謝
附錄A 個(gè)人簡(jiǎn)歷
附錄B 在校期間發(fā)表的學(xué)術(shù)論文及研究成果


【參考文獻(xiàn)】：
期刊論文
[1]一個(gè)0.9V電源電壓16位300μW音頻ΣΔ調(diào)制器[J]. 茍曦,李怡然,陳建球,許俊,任俊彥.  復(fù)旦學(xué)報(bào)(自然科學(xué)版). 2008(06)
[2]一種高性能、低功耗音頻ΣΔ調(diào)制器[J]. 馬紹宇,韓雁,黃小偉,楊立吾.  半導(dǎo)體學(xué)報(bào). 2008(10)

博士論文
[1]高精度ΔΣ調(diào)制器的高性能優(yōu)化技術(shù)研究[D]. 徐建.浙江大學(xué) 2012

碩士論文
[1]一種高精度Sigma-Delta調(diào)制器的研究與設(shè)計(jì)[D]. 張永偉.合肥工業(yè)大學(xué) 2015
[2]一種用于UHF RFID溫度標(biāo)簽的10位CMOS Sigma-Delta ADC設(shè)計(jì)[D]. 詹勇.電子科技大學(xué) 2013
[3]基于音頻應(yīng)用的Sigma-Delta調(diào)制解調(diào)器設(shè)計(jì)[D]. 吳桐.哈爾濱理工大學(xué) 2013
[4]一種16Bit Sigma-Delta調(diào)制器的研究與設(shè)計(jì)[D]. 許佳婧.吉林大學(xué) 2012



本文編號(hào)：3697591