發(fā)布時間：2022-10-20 19:19

　　IC測試儀是對集成電路進行測試的專用儀器設(shè)備,是伴隨著集成電路一起發(fā)展的分支產(chǎn)業(yè)。近年來,集成電路技術(shù)朝著高集成度、高性能、高穩(wěn)定性的方向發(fā)展,為了滿足集成電路測試需求,IC測試儀的功能和性能也在不斷提升。數(shù)據(jù)傳輸作為測試過程中的重要一環(huán),直接決定IC測試儀功能能否正確執(zhí)行,契合的數(shù)據(jù)傳輸方案對于提升系統(tǒng)的性能具有重要意義。對于數(shù)據(jù)傳輸而言,傳輸速度以及可靠性是需要解決的重要問題。本文基于集成電路綜合測試儀開發(fā)與應(yīng)用項目,闡述了一種數(shù)字通道板數(shù)據(jù)傳輸設(shè)計方案和硬件電路具體實現(xiàn),在此基礎(chǔ)上設(shè)計相應(yīng)的FPGA數(shù)據(jù)傳輸邏輯,實現(xiàn)系統(tǒng)數(shù)據(jù)快速可靠傳輸。本文主要工作如下:1.根據(jù)測試儀系統(tǒng)的整體方案和數(shù)據(jù)傳輸需求,分析了三種數(shù)字通道板與系統(tǒng)的控制模塊的連接方案（PCIe總線互連方案,自定義總線方案以及RapidIO總線方案）,最終確定控制模塊和數(shù)字通道板采用SRIO（串行RapidIO）總線進行互連。2.數(shù)字通道板數(shù)據(jù)傳輸方案設(shè)計與硬件實現(xiàn)。根據(jù)數(shù)字通道板數(shù)據(jù)傳輸需求設(shè)計基于SRIO總線的數(shù)字通道板數(shù)據(jù)傳輸方案,同時闡述了數(shù)字通道板數(shù)據(jù)傳輸接口電路、時鐘電路以及電源電路的硬件實現(xiàn)。3.數(shù)字通道板... 

【文章頁數(shù)】：78 頁

【學(xué)位級別】：碩士

【部分圖文】：

集成電路測試儀整體框圖

數(shù)字通道板組成示意圖

整體數(shù)據(jù)傳輸路徑示意圖

【參考文獻】：
期刊論文
[1]一種克服信號抖動的優(yōu)化方法[J]. 高俊姣,王媛.  電子制作. 2019(20)
[2]中國集成電路測試設(shè)備市場概況及預(yù)測[J]. 李丹.  電子產(chǎn)品世界. 2019(10)
[3]基于FPGA的SRIO接口邏輯設(shè)計[J]. 張家銘.  中國戰(zhàn)略新興產(chǎn)業(yè). 2018(24)
[4]基于TSI721的PCIe to SRIO橋電路設(shè)計與實現(xiàn)[J]. 王浩宇.  信息通信. 2018(01)
[5]基于CPS1848的多模塊SRIO總線互連設(shè)計[J]. 裴靜靜,劉國寶.  信息通信. 2017(12)
[6]基于RapidIO塊數(shù)據(jù)傳輸設(shè)計與實現(xiàn)[J]. 朱道山.  現(xiàn)代雷達. 2017(09)
[7]一種分布式時鐘同步系統(tǒng)設(shè)計[J]. 趙永發(fā),周磊.  無線電工程. 2016(10)
[8]以太網(wǎng)、PCIe和Rapid IO高速總線比較分析[J]. 祝樹生,解春雷,仇公望,詹景坤,王小輝.  電子測試. 2016(11)
[9]基于FPGA的DDR3存儲控制的設(shè)計與驗證[J]. 殷曄,李麗斯,常路,尉曉惠.  計算機測量與控制. 2015(03)
[10]一種RapidIO IP核的設(shè)計與驗證[J]. 蔡葉芳,田澤,李攀,何嘉文.  計算機技術(shù)與發(fā)展. 2014(10)

碩士論文
[1]基于SRIO的數(shù)據(jù)記錄裝置的設(shè)計和實現(xiàn)[D]. 楊志文.中北大學(xué) 2019
[2]基于連續(xù)激光的自由空間同步技術(shù)研究[D]. 張大年.電子科技大學(xué) 2019
[3]基于PCIe總線的高速數(shù)據(jù)傳輸技術(shù)研究[D]. 柴磊.西安電子科技大學(xué) 2018
[4]IC測試儀數(shù)字通道板設(shè)計及同步技術(shù)研究[D]. 李飛.電子科技大學(xué) 2018
[5]基于VPX總線的SRIO傳輸技術(shù)研究[D]. 陳利群.哈爾濱工業(yè)大學(xué) 2017
[6]總線式數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)[D]. 高金轉(zhuǎn).中北大學(xué) 2017
[7]基于FPGA的串行RapidIO接口的設(shè)計與實現(xiàn)[D]. 李博.電子科技大學(xué) 2017
[8]基于RapidIO的讀寫DMA引擎設(shè)計與實現(xiàn)[D]. 李家樂.國防科學(xué)技術(shù)大學(xué) 2016
[9]基于FPGA高速通用串行接口的設(shè)計與應(yīng)用[D]. 張清亮.西安電子科技大學(xué) 2015
[10]基于CML的高速串行發(fā)送器的研究與設(shè)計[D]. 余羅.電子科技大學(xué) 2015



本文編號：3695151