隨著集成電路行業(yè)的不斷發(fā)展,SoC設(shè)計(jì)也得到行業(yè)越來(lái)越多地重視。SoC將CPU、存儲(chǔ)器、片上可編程邏輯等多種電路集合到一塊芯片上,相比于ASIC和FPGA具有更低的設(shè)計(jì)成本和更高的可靠性。而SoC驗(yàn)證作為SoC設(shè)計(jì)中的一個(gè)重要部分,可以提早發(fā)現(xiàn)設(shè)計(jì)缺陷,提高設(shè)計(jì)的可靠性。通過(guò)設(shè)計(jì)一套可移植性強(qiáng)、通用性高的驗(yàn)證平臺(tái),使得驗(yàn)證工作能夠快速地開展,提高驗(yàn)證效率,是切實(shí)保障SoC設(shè)計(jì)順利完成的重要部分。論文在研究SoC平臺(tái)設(shè)計(jì)與驗(yàn)證方法的基礎(chǔ)上,基于Zynq設(shè)計(jì)了一套SoC驗(yàn)證平臺(tái)。該驗(yàn)證平臺(tái)通過(guò)在PS與PL之間建立數(shù)據(jù)傳輸通路與命令控制通路,能實(shí)現(xiàn)對(duì)硬件模塊的驗(yàn)證工作。本文中硬件待測(cè)模塊為無(wú)線電接收機(jī)中的數(shù)字信號(hào)處理模塊。驗(yàn)證平臺(tái)的驗(yàn)證組件采用模塊化的方式構(gòu)建,具有較高的可重用性。首先從驗(yàn)證平臺(tái)整體結(jié)構(gòu)框架入手,根據(jù)抽象層次的不同將驗(yàn)證平臺(tái)分為了四層:測(cè)試層完成測(cè)試激勵(lì)的讀取輸入和測(cè)試結(jié)果的保存;功能層完成DMA數(shù)據(jù)傳輸與Lite指令控制;指令層完成對(duì)待測(cè)模塊的低層次事務(wù)級(jí)接口控制;信號(hào)層負(fù)責(zé)與待測(cè)模塊的信號(hào)級(jí)連接。并且詳細(xì)地介紹了每層的結(jié)構(gòu)原理、工作過(guò)程以及接口等。接著以實(shí)際項(xiàng)目為背景,將... 

【文章頁(yè)數(shù)】：92 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
縮略詞表
第一章 緒論
    1.1 研究工作的背景與意義
    1.2 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 論文主要研究工作及結(jié)構(gòu)
第二章 SoC驗(yàn)證平臺(tái)設(shè)計(jì)方案
    2.1 設(shè)計(jì)原理概述
    2.2 驗(yàn)證平臺(tái)的整體架構(gòu)
        2.2.1 數(shù)據(jù)傳輸通路
        2.2.2 命令控制通路
    2.3 開發(fā)平臺(tái)介紹
    2.4 本章小結(jié)
第三章 SoC驗(yàn)證平臺(tái)實(shí)現(xiàn)
    3.1 驗(yàn)證平臺(tái)中的測(cè)試層
        3.1.1 單元測(cè)試工具
        3.1.2 測(cè)試用例與測(cè)試集
    3.2 驗(yàn)證平臺(tái)中的功能層
        3.2.1 功能層的硬件設(shè)計(jì)
        3.2.2 功能層的驅(qū)動(dòng)設(shè)計(jì)
    3.3 驗(yàn)證平臺(tái)中的指令層
        3.3.1 速率控制模塊
        3.3.2 指令控制模塊
    3.4 驗(yàn)證平臺(tái)中的信號(hào)層
    3.5 本章小結(jié)
第四章 數(shù)字信號(hào)處理模塊與測(cè)試集設(shè)計(jì)
    4.1 數(shù)字信號(hào)處理
        4.1.1 DDC模塊
        4.1.2 DGC模塊
        4.1.3 解調(diào)模塊
        4.1.4 電平測(cè)量模塊
        4.1.5 頻譜分析模塊
    4.2 測(cè)試集設(shè)計(jì)
        4.2.1 頻譜分辨率
        4.2.2 解調(diào)靈敏度
        4.2.3 AGC功能
        4.2.4 電平測(cè)量范圍
    4.3 本章小結(jié)
第五章 驗(yàn)證平臺(tái)測(cè)試與測(cè)試集結(jié)果分析
    5.1 驗(yàn)證平臺(tái)搭建與測(cè)試
        5.1.1 驗(yàn)證平臺(tái)搭建
        5.1.2 驗(yàn)證平臺(tái)測(cè)試
            5.1.2.1 功能測(cè)試
            5.1.2.2 性能測(cè)試
    5.2 測(cè)試集結(jié)果分析
        5.2.1 頻譜分辨率結(jié)果分析
        5.2.2 解調(diào)靈敏度結(jié)果分析
        5.2.3 AGC功能結(jié)果分析
        5.2.4 電平測(cè)量范圍結(jié)果分析
    5.3 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
致謝
參考文獻(xiàn)
個(gè)人簡(jiǎn)歷及攻讀碩士學(xué)位期間的研究成果


【參考文獻(xiàn)】：
期刊論文
[1]中國(guó)集成電路產(chǎn)業(yè)發(fā)展現(xiàn)狀及破局策略研究[J]. 高喬子.  管理觀察. 2019(23)
[2]SOC系統(tǒng)級(jí)驗(yàn)證平臺(tái)的研究[J]. 郭濤,張修欽,左豐國(guó),羅軍,張曉晨.  中國(guó)集成電路. 2018(08)
[3]軟硬件協(xié)同設(shè)計(jì)中的軟硬件劃分方法綜述[J]. 李巖,屈媛,陳儀香.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2017(08)
[4]SoC系統(tǒng)級(jí)設(shè)計(jì)方法與技術(shù)[J]. 王海力,邊計(jì)年,吳強(qiáng),熊志輝.  計(jì)算機(jī)輔助設(shè)計(jì)與圖形學(xué)學(xué)報(bào). 2006(11)

博士論文
[1]基于相關(guān)性的SoC軟硬件劃分技術(shù)研究[D]. 桑勝田.哈爾濱工業(yè)大學(xué) 2010
[2]面向SoC的IP核及嵌入式處理器功能驗(yàn)證方法研究[D]. 殷燎.浙江大學(xué) 2010
[3]SOC軟硬件協(xié)同方法及其在FPGA芯片測(cè)試中的應(yīng)用研究[D]. 廖永波.電子科技大學(xué) 2010

碩士論文
[1]API接口自動(dòng)化測(cè)試系統(tǒng)設(shè)計(jì)及實(shí)現(xiàn)[D]. 何舒.電子科技大學(xué) 2018
[2]基于可重構(gòu)SoC平臺(tái)的排序算法設(shè)計(jì)和自相關(guān)算法優(yōu)化[D]. 陸沛棟.南京大學(xué) 2017
[3]基于AMBA總線協(xié)議的增強(qiáng)型DMA控制器的設(shè)計(jì)[D]. 潘勝民.東南大學(xué) 2016
[4]基于Linux的軟件無(wú)線電SDK設(shè)計(jì)[D]. 張晨.北京郵電大學(xué) 2015
[5]基于UVM可重用驗(yàn)證平臺(tái)的研究[D]. 張怡琳.西安電子科技大學(xué) 2015
[6]一種基于Zynq FPGA的MCU內(nèi)核的驗(yàn)證平臺(tái)[D]. 孫權(quán).哈爾濱工業(yè)大學(xué) 2014
[7]基于UVM的高效驗(yàn)證平臺(tái)設(shè)計(jì)及可重用性研究[D]. 黃欣.上海交通大學(xué) 2014
[8]SoC系統(tǒng)級(jí)建模與仿真平臺(tái)的設(shè)計(jì)與研究[D]. 周紅月.天津大學(xué) 2012
[9]多核網(wǎng)絡(luò)處理器軟硬件協(xié)同驗(yàn)證關(guān)鍵技術(shù)研究[D]. 逄杰.西安電子科技大學(xué) 2012
[10]大規(guī)模數(shù)字集成電路中的驗(yàn)證技術(shù)及其應(yīng)用[D]. 廉玉平.浙江大學(xué) 2010



本文編號(hào)：3685601